[发明专利]静电放电电路、显示基板及显示装置

权利要求书

1.一种静电放电电路，其特征在于，包括：

第一电压线和第二电压线，所述第一电压线提供的第一电压信号大于所述第二电压线提供的第二电压信号；

多个晶体管，串联连接在所述第一电压线和第二电压线之间；所述多个晶体管中的至少一个晶体管为氧化物薄膜晶体管，所述氧化物薄膜晶体管包括顶栅和底栅，所述氧化物薄膜晶体管的底栅与第三电压线电连接；所述第一电压线提供的第一电压信号大于所述第三电压线提供的第三电压信号。

2.根据权利要求1所述的电路，其特征在于，所述第三电压线提供的第三电压信号小于所述第二电压线提供的第二电压信号。

3.根据权利要求1所述的电路，其特征在于，所述静电放电电路的全部晶体管均为氧化物薄膜晶体管，且为N型晶体管。

4.根据权利要求3所述的电路，其特征在于，所述静电放电电路包括：串联的四个氧化物薄膜晶体管，其中，第一个氧化物薄膜晶体管的第一极与所述第一电压线电连接，第i个氧化物薄膜晶体管的第二极和顶栅与第i+1个氧化物薄膜晶体管的第一极电连接，第四个氧化物薄膜晶体管的第二极与所述第二电压线电连接，i为大于或等于1且小于4的正整数；

所述四个氧化物薄膜晶体管的底栅均与所述第三电压线电连接；第二个氧化物薄膜晶体管的顶栅和第二极与第三个氧化物薄膜晶体管的第一极均与信号输入端电连接。

5.根据权利要求3所述的电路，其特征在于，所述静电放电电路包括串联的两个氧化物薄膜晶体管，其中一个氧化物薄膜晶体管的第一极和所述第一电压线电连接，所述氧化物薄膜晶体管的顶栅和第二极与另一个氧化物薄膜晶体管的第一极和信号输入端电连接，所述另一个氧化物薄膜晶体管的第二极与所述第二电压线电连接；所述两个氧化物薄膜晶体管的底栅均与所述第三电压线电连接。

6.一种显示基板，其特征在于，包括：

衬底，包括显示区域和位于所述显示区域至少一侧的周边区域；

至少一条信号线以及至少一个静电放电电路，位于所述周边区域；每个静电放电电路连接在第一电压线和第二电压线之间，并与一条信号线电连接，被配置为给所述信号线提供静电释放路径；

所述静电放电电路包括至少一个氧化物薄膜晶体管；所述氧化物薄膜晶体管包括有源层、底栅和顶栅，所述底栅位于所述有源层靠近所述衬底的一侧，所述顶栅位于所述有源层远离所述衬底的一侧，所述底栅与第三电压线电连接；所述第一电压线提供的第一电压信号大于所述第二电压线提供的第二电压信号，且大于所述第三电压线提供的第三电压信号。

7.根据权利要求6所述的显示基板，其特征在于，所述氧化物薄膜晶体管的顶栅在所述衬底的正投影位于底栅在所述衬底的正投影范围内。

8.根据权利要求6所述的显示基板，其特征在于，所述至少一个静电放电电路的多个氧化物薄膜晶体管的底栅为一体结构。

9.根据权利要求6所述的显示基板，其特征在于，所述第一电压线、所述第二电压线和所述第三电压线位于所述氧化物薄膜晶体管的顶栅远离所述衬底的一侧。

10.根据权利要求6至9中任一项所述的显示基板，其特征在于，所述显示区域设置有多条数据线；所述显示基板包括多条信号线和多个静电放电电路；所述多条信号线包括：多条数据引出线；所述多条数据引出线与所述多条数据线分别电连接；

所述多个静电放电电路包括：多个第一静电放电电路；至少一条数据引出线与至少一个第一静电放电电路电连接；所述至少一个第一静电放电电路与所连接的数据引出线在第一方向上相邻，所述第一静电放电电路包括多个氧化物薄膜晶体管，所述第一静电放电电路的多个氧化物薄膜晶体管沿第二方向排布，所述第一方向与第二方向交叉。

11.根据权利要求10所述的显示基板，其特征在于，所述多条数据引出线包括多组数据引出线，至少一组数据引出线包括异层设置的相邻两条数据引出线，所述两条数据引出线在所述衬底的正投影没有交叠。