[发明专利]静电放电电路、显示基板及显示装置

说明书

一种静电放电电路，包括：第一电压线、第二电压线以及多个晶体管。第一电压线提供的第一电压信号大于第二电压线提供的第二电压信号。多个晶体管串联连接在第一电压线和第二电压线之间。多个晶体管中的至少一个晶体管为氧化物薄膜晶体管，氧化物薄膜晶体管包括顶栅和底栅，底栅与第三电压线电连接。第一电压线提供的第一电压信号大于第三电压线提供的第三电压信号。

技术领域

本文涉及但不限于显示技术领域，尤指一种静电放电电路、显示基板及显示装置。

背景技术

在显示面板的制作及运输过程中，容易产生静电放电(ESD，Electro-StaticDischarge)现象。静电放电发生时，在很短的时间内会产生很大的电流，容易造成静电损伤，例如，导致绝缘介质击穿，引起晶体管短路等情况。因此，需要在显示面板设置静电放电电路。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种静电放电电路、显示基板及显示装置。

一方面，本公开实施例提供一种静电放电电路，包括：第一电压线、第二电压线以及多个晶体管。第一电压线提供的第一电压信号大于第二电压线提供的第二电压信号。多个晶体管串联在第一电压线和第二电压线之间。多个晶体管中的至少一个晶体管为氧化物薄膜晶体管，氧化物薄膜晶体管包括顶栅和底栅，氧化物薄膜晶体管的底栅与第三电压线电连接。第一电压线提供的第一电压信号大于第三电压线提供的第三电压信号。

在一些示例性实施方式中，所述第三电压线提供的第三电压信号小于所述第二电压线提供的第二电压信号。

在一些示例性实施方式中，所述静电放电电路的全部晶体管均为氧化物薄膜晶体管，且为N型晶体管。

在一些示例性实施方式中，所述静电放电电路包括：串联的四个氧化物薄膜晶体管，其中，第一个氧化物薄膜晶体管的第一极与所述第一电压线电连接，第i个氧化物薄膜晶体管的第二极和顶栅与第i+1个氧化物薄膜晶体管的第一极电连接，第四个氧化物薄膜晶体管的第二极与所述第二电压线电连接，i为大于或等于1且小于4的正整数。所述四个氧化物薄膜晶体管的底栅均与所述第三电压线电连接；第二个氧化物薄膜晶体管的顶栅和第二极与第三个氧化物薄膜晶体管的第一极均与信号输入端电连接。

在一些示例性实施方式中，所述静电放电电路包括串联的两个氧化物薄膜晶体管，其中一个氧化物薄膜晶体管的第一极和所述第一电压线电连接，所述氧化物薄膜晶体管的顶栅和第二极与另一个氧化物薄膜晶体管的第一极和信号输入端电连接，所述另一个氧化物薄膜晶体管的第二极与所述第二电压线电连接；所述两个氧化物薄膜晶体管的底栅均与所述第三电压线电连接。

另一方面，本公开实施例提供一种显示基板，包括：衬底以及设置在衬底上的至少一条信号线和至少一个静电放电电路。衬底包括显示区域和位于显示区域至少一侧的周边区域。至少一条信号线和至少一个静电放电电路位于周边区域。每个静电放电电路连接在第一电压线和第二电压线之间，并与一条信号线电连接，被配置为给所述信号线提供静电释放路径。静电放电电路包括至少一个氧化物薄膜晶体管。氧化物薄膜晶体管包括有源层、底栅和顶栅，底栅位于有源层靠近衬底的一侧，顶栅位于有源层远离衬底的一侧，底栅与第三电压线电连接。第一电压线提供的第一电压信号大于第二电压线提供的第二电压信号，且大于第三电压线提供的第三电压信号。

在一些示例性实施方式中，所述氧化物薄膜晶体管的顶栅在所述衬底的正投影位于底栅在所述衬底的正投影范围内。

在一些示例性实施方式中，所述至少一个静电放电电路的多个氧化物薄膜晶体管的底栅为一体结构。

在一些示例性实施方式中，所述第一电压线、所述第二电压线和所述第三电压线位于所述氧化物薄膜晶体管的顶栅远离所述衬底的一侧。