[发明专利]获取阻变器件导电通道分布的方法

说明书

本申请公开了获取阻变器件导电通道分布的方法，该方法包括提供阻变器件，该器件具有多个阵列排布的阻变器件单元；调控阻变器件的外界电压，剥离第一阵列电极层和/或第二阵列电极层暴露阻变层，获得不同阻态的待测阻变器件单元；扫描不同阻态的待测阻变器件单元的阻变层的表面信息，以获得不同阻态的待测阻变器件单元的电流分布；对阻变层进行平面取样，获得待测平面；令待测平面沿轴向旋转，扫描待测平面多个不同角度的结构信，对结构信息二维数据集进行三维重构，获得不同阻态的待测阻变器件单元的微观结构三维分布。由此，可以获得阵列级别阻变器件导电通道的电流分布与导电通道的微观结构的三维分布之间的对应关系。

技术领域

本发明涉及导电通道测试领域，具体地，涉及一种获取阻变器件导电通道分布的方法。

背景技术

阻变器件具有高密度、低功率、低成本和小尺寸等优点，在非易失性存储器件中有着广泛的应用前景，其中每个阻变器件包括上电极-阻变层-下电极，通过对上下电极施加电场，使阻变层发生软击穿，进而形成导电通道，导电通道的联通代表着阻变单元为低电阻状态，导电通道的断开代表着阻变单元为高电阻状态，可见，阻变器件的开关态与阻变层中导电通道的形成密切相关。但是，目前对阻变器件中导电通道的测试还停留在研究单个阻变器件单元，缺少对阵列级别阻变器件的测试。

因此，目前的获取阻变器件导电通道分布的方法仍有待改进。

发明内容

申请中是基于发明人对以下问题的发现而做出的：

发明人发现，目前针对导电细丝形貌的测试多为取单个阻变器件单元进行测试，缺少对阵列级别阻变器件中导电通道的统计分布；另一方面，目前的导电通道的测试方法针对的是特定结构的器件，缺少对实际应用的阵列级别阻变器件的测试；又一个方面，目前的测试针对的是单个阻变器件特定的阻态，缺少对阵列级别阻变器件中阻态为中间态和特殊状态的导电通道的测试。

本申请旨在至少一定程度上缓解或解决上述提及问题中至少一个。

在本申请的一个方面，本申请提出了一种获取阻变器件导电通道分布的方法，包括：提供阻变器件，所述阻变器件包括层叠设置的第一阵列电极层、阻变层以及第二阵列电极层，所述第一阵列电极层、所述阻变层以及所述第二阵列电极层中的至少之一包括多个阵列排布的子结构，所述阻变器件包括多个阵列排布的阻变器件单元；调控所述阻变器件的外界电压，并剥离所述第一阵列电极层和/或所述第二阵列电极层以暴露所述阻变层，以获得不同阻态的待测阻变器件单元；通过扫描所述阻变层的表面信息，所述表面信息包括导电通道的数量和分布位置，以获得所述不同阻态的所述待测阻变器件单元的电流分布；对所述阻变层进行平面取样，以获得待测平面，所述待测平面为平行于所述阻变层一侧表面的平面；令所述待测平面沿轴向旋转，通过扫描所述待测平面多个不同角度的结构信息，以获得所述待测平面在多个不同角度下的所述结构信息的二维数据集；对所述结构信息的二维数据集进行三维重构，得到所述不同阻态的所述待测阻变器件单元的微观结构的三维分布，所述结构信息包括导电通道的形貌状态、分布位置、晶相结构、元素分布和元素价态。由此，可以获得阵列级别阻变器件导电通道电流分布与导电通道的微观结构的三维分布之间的对应关系。

根据本发明的实施例，所述剥离的方式包括在俄歇电子显微镜监控下通过氩离子束剥离所述第一阵列电极层和/或所述第二阵列电极层以暴露所述阻变层。由此，可以提高剥离的精度，使得剥离位置精确停留在阻变层表面。

根据本发明的实施例，所述剥离的剥离速度为3(nm/min)-10(nm/min)。由此，可以进一步提高剥离电极层暴露阻变层的精确度。

根据本发明的实施例，所述通过扫描所述阻变层的表面信息包括采用导电探针原子力显微镜测试所述阻变层的导电通道的数量和分布位置。由此，可以获得阵列级别阻变器件的电流分布。