[发明专利]存储器电路及半导体布局结构在审
申请号: | 202310275579.1 | 申请日: | 2023-03-16 |
公开(公告)号: | CN116230036A | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | 刘旭升 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | G11C7/06 | 分类号: | G11C7/06;G11C7/08;G11C16/04 |
代理公司: | 上海晨皓知识产权代理事务所(普通合伙) 31260 | 代理人: | 成丽杰 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 电路 半导体 布局 结构 | ||
1.一种存储器电路,应用于半导体存储器,所述半导体存储器包括存储单元,其特征在于,包括:
多个感测放大模块,每一所述感测放大模块用于对一所述存储单元所输出/输入的数据进行感测放大;
多个电源门控模块,一所述电源门控模块与一所述感测放大模块对应连接,所述电源门控模块被配置为:在所述感测放大模块工作期间,响应于门控信号为对应的所述感测放大模块提供电源信号。
2.根据权利要求1所述的存储器电路,其特征在于,所述门控信号包括:第一门控信号以及第二门控信号,所述电源信号包括:第一电源信号以及第二电源信号,所述电源门控模块包括:
上拉单元,所述上拉单元用于响应于第一门控信号导通,并为所述感测放大模块提供所述第一电源信号,所述第一电源信号是电源电压;
下拉单元,所述下拉单元用于响应于第二门控信号导通,并为所述感测放大模块提供所述第二电源信号,所述第二电源信号是接地电压。
3.根据权利要求2所述的存储器电路,其特征在于,
所述上拉单元包括:第一晶体管,所述第一晶体管的栅极接收所述第一门控信号,所述第一晶体管的源极耦接第一电源,所述第一晶体管的漏极耦接于所述感测放大模块,所述第一晶体管响应于所述第一门控信号导通,用于向所述感测放大模块提供所述第一电源信号;
所述下拉单元包括:第二晶体管,所述第二晶体管的栅极接收所述第二门控信号,所述第二晶体管的源极耦接第二电源,所述第二晶体管的漏极耦接于所述感测放大模块,所述第二晶体管响应于所述第二门控信号导通,用于向所述感测放大模块提供所述第二电源信号。
4.一种半导体布局结构,应用于半导体存储器,所述半导体存储器包括存储单元,其特征在于,包括:
多个沿第一方向间隔排布的感测放大模块版图,每一所述感测放大模块版图用于形成感测放大模块,对所述存储单元所输出的数据进行感测放大;
多个沿所述第一方向间隔排布的电源门控模块版图,一行所述电源门控模块版图与一行所述感测放大模块版图在第二方向上间隔排布,所述第一方向与所述第二方向不同,一所述电源门控模块版图与一所述感测放大模块版图对应连接,所述电源门控模块用于形成电源门控模块,被配置为:在所述感测放大模块工作期间,响应于门控信号为对应的所述感测放大模块提供电源信号。
5.根据权利要求4所述的半导体布局结构,其特征在于,一行所述感测放大模块版图与一行所述电源门控模块版图在沿所述第二方向上正对排布或者错位排布。
6.根据权利要求5所述的半导体布局结构,其特征在于,还包括:第一金属层,所述第一金属层包括多个金属线图案,所述金属线图案用于定义电源线,每一所述电源线电连接沿所述第二方向上依次排布的一所述感测放大模块与一所述电源门控模块,以将所述电源信号传输至所述感测放大模块,其中,一所述电源线电连接沿所述第二方向上正对的一所述感测放大模块以及一所述电源门控模块。
7.根据权利要求4所述的半导体布局结构,其特征在于,所述门控信号包括:第一门控信号以及第二门控信号,所述电源信号包括第一电源信号以及第二电源信号,所述电源门控模块版图包括:
上拉单元子版图,所述上拉单元子版图用于定义上拉单元,所述上拉单元响应于第一门控信号导通,并为所述感测放大模块提供所述第一电源信号,所述第一电源信号是电源电压;与所述上拉单元子版图间隔排布的下拉单元子版图,所述下拉单元子版图用于定义下拉单元,所述下拉单元响应于第二门控信号导通,并为所述感测放大模块提供所述第二电源信号,所述第二电源信号是接地电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310275579.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种辅助葡萄扦插育苗装置
- 下一篇:用于LED显示屏曲面调节的弧形锁装置