[发明专利]具有标准单元的半导体器件及其形成方法

说明书

本申请的实施例提供了具有标准单元的半导体器件及其形成方法。具有标准单元的半导体器件包括第一底部晶体管、第一顶部晶体管、第二底部晶体管、第二顶部晶体管和第一底部晶体管层级金属线。第一底部晶体管位于第一行中。第一顶部晶体管设置在第一行中的第一底部晶体管上方。第一底部晶体管和第一顶部晶体管共享第一栅极结构。第二底部晶体管位于紧邻于第一行的第二行中。第二顶部晶体管设置在第二行中的第二底部晶体管上方。第二底部晶体管和第二顶部晶体管共享第二栅极结构。第一底部晶体管层级金属线从第一底部晶体管的第一源极/漏极区横向延伸至第二底部晶体管的源极/漏极区。

技术领域

本申请的实施例涉及具有标准单元的半导体器件及其形成方法。

背景技术

半导体器件用于各种电子应用，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上顺序沉积绝缘或介电层、导电层和半导体材料层，并使用光刻对各种材料层进行图案化以在其上形成电路组件和元件来制造半导体器件。

半导体工业通过不断减小最小部件尺寸来继续提高各种电子元件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多元件被集成到给定区域中。

发明内容

根据本申请实施例的一个方面，提供了一种具有标准单元的半导体器件，包括：第一底部晶体管，位于第一行中；第一顶部晶体管，设置在第一行中的第一底部晶体管上方，第一底部晶体管和第一顶部晶体管共享第一栅极结构；第二底部晶体管，位于紧邻于第一行的第二行中；第二顶部晶体管，设置在第二行中的第二底部晶体管上方，第二底部晶体管和第二顶部晶体管共享第二栅极结构；以及第一底部晶体管层级金属线，从第一底部晶体管的第一源极/漏极区横向延伸至第二底部晶体管的源极/漏极区。

根据本申请实施例的另一个方面，提供了一种具有标准单元的半导体器件，包括：第一底部晶体管，在设置在衬底上的第一行中；第一顶部晶体管，设置在在第一行中的第一底部晶体管上方，第一底部晶体管和第一顶部晶体管共享第一栅极结构；第二底部晶体管，位于紧邻于第一行的第二行中；第二顶部晶体管，设置在第二行中的第二底部晶体管上方，第二底部晶体管和第二顶部晶体管共享第二栅极结构；以及第一顶部晶体管层级金属线，从第一顶部晶体管的第一源极/漏极区横向延伸至第二顶部晶体管的第一源极/漏极区。

根据本申请实施例的又一个方面，提供了一种形成半导体器件的方法，包括：在衬底上方形成第一底部半导体层和第二底部半导体层，第一底部半导体层和第二底部半导体层布置在相邻的行中；在第一底部半导体层上形成第一底部源极/漏极区，并且在第二底部半导体层上形成第二底部源极/漏极区；在第一底部半导体层上方形成第一顶部半导体层，并且在第二底部半导体层上方形成第二顶部半导体层；在第一顶部半导体层上形成第一顶部源极/漏极区，并且在第二顶部半导体层上形成第二顶部源极/漏极区；在第一顶部源极/漏极区中的第一个和第一底部源极/漏极区中的第一个之间形成层级间源极/漏极通孔；以及形成包裹环绕第一底部半导体层中的沟道区和第一顶部半导体层中的沟道区的第一栅极结构，以及形成包裹环绕第二底部半导体层中的沟道区和第二顶部半导体层中的沟道区的第二栅极结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是示例CFET的透视图。

图2-图7A、图8-图10A、图11-图12A和图13是制造DCH CFET标准单元的中间阶段的透视图。

图7B-图7C是图7A所示的示例制造过程的中间阶段的截面图。

图10B-图10F是图10A所示的示例制造过程的中间阶段的截面图。

图12B-图12D是图12A所示的示例制造过程的中间阶段的截面图。