[发明专利]一种芯片系统、机器人和芯片系统的运行方法

说明书

本发明公开了一种芯片系统、机器人和芯片系统的运行方法，该芯片系统包括CPU单元、总线单元、地址重映射单元、非易失性存储器和易失性存储器；所述CPU单元根据芯片系统是处于第一工作状态还是第二工作状态来决定用非易失性存储器还是易失性存储器运行代码；所述易失性存储器用于在芯片系统处于第一工作状态时，从所述非易失性存储器中搬运代码来运行；所述非易失性存储器用于在芯片系统处于第二工作状态时，根据目标时钟直接运行代码来实现低功耗。芯片系统通过两个不同的存储器来进行代码存储和运行，并通过地址重映射，切换运行存储的方式，解决不同工作状态下代码执行切换的问题。

技术领域

本发明涉及电源技术领域，具体涉及一种芯片系统、机器人和芯片系统的运行方法。

背景技术

对于SOC芯片（System on Chip）来说，会根据工作的需要设置有不同的运行状态，这些不同的运行状态中至少包含两种状态：运行状态和待机状态。SOC芯片处于运行状态时，各种模块都打开，系统时钟的频率满足SOC芯片正常工作的需求；SOC芯片处于待机状态时，会将不必要的模块关闭，降低系统时钟的频率，降低电压，使这时的SOC芯片的整体功耗远远小于运行状态下的整体功耗，起到节省能耗的作用。进入低功耗的待机状态对于单一存储器，例如MCU系统来说，是比较简单的。而对于比较复杂的SOC系统，特别是带有外部储存器DDR等这种易失性存储器的SOC系统来说，实现起来就比较难，因为如果DDR存储器在低功耗待机状态不关闭，那么功耗就不低，无法有效节省能耗。SOC芯片的大部分程序又是在DDR存储器里面，如果关闭DDR存储器，则影响大部分程序的运行；如果专门做一个守护程序，放在SOC芯片内部比较小的SRAM存储器中跑。这样做就需要维护两份代码，一份是SOC芯片正常工作时，DDR存储器运行的代码，一份是SOC芯片休眠时，SOC芯片内部的SRAM存储器运行的代码，增加开发复杂度。

发明内容

为解决上述问题，本发明提供了一种芯片系统、机器人和芯片系统的运行方法。本发明的具体技术方案如下：

一种芯片系统，该芯片系统包括：CPU单元，用于根据芯片系统是处于第一工作状态还是第二工作状态来决定用非易失性存储器还是易失性存储器运行代码；易失性存储器，用于在芯片系统处于第一工作状态时，从非易失性存储器中搬运代码来运行；非易失性存储器，用于存储运行代码和在芯片系统处于第二工作状态时根据目标时钟运行代码；地址重映射单元，用于在芯片系统切换存储器运行代码，重新设置运行代码的地址；其中，所述非易失性存储器运行代码的功耗比易失性存储器运行代码的功耗低，所述目标时钟为芯片系统在待机或者休眠时的系统时钟。所述芯片系统通过两个不同的存储器来进行代码存储和运行，并通过地址重映射，切换运行存储的方式，解决不同工作状态下代码执行切换的问题；所述芯片系统利用在目标时钟下所述非易失性存储器运行代码的功耗比易失性存储器运行代码的功耗低的特性，通过在目标时钟状态下，采用非易失性存储器运行代码，来降低芯片系统在第二工作状态的功耗，而且一份相同的运行代码就可以实现不同的工作状态切换和运行，结构简单，实现方便。

进一步地，所述芯片系统还包括总线单元，所述CPU单元通过总线单元与地址重映射单元和外部设备相连，所述总线单元用于将外部设备的电信号传输给CPU单元或者将CPU单元的电信号传输给地址重映射单元。CPU单元通过总线单元即可进行信息的接收和发送，结构简单，有效减少芯片系统的面积。

进一步地，所述芯片系统从第一工作状态切换到第二工作状态时，所述CPU单元通过总线单元发送使能给地址重映射单元，所述地址重映射单元接收使能信号后，关闭所述易失性存储器，启用所述非易失性存储器，并将所述非易失性存储器的代码初始运行地址映射到非易失性存储器中存储的代码的存储初始地址处，然后降低系统的时钟的频率，使所述非易失性存储器根据降低频率后的系统时钟运行代码来实现低功耗。将运行代码存储到非易失性存储器中，使运行代码在非易失性存储器掉电后不会丢失，并且通过地址映射的方式进行代码地址的切换，只需一份运行代码就可以实现存储器的切换，降低运行代码的开发和维护难度。第二工作状态时，通过功耗更低的非易失性存储器来运行代码，降低芯片系统在第二工作状态的运行功耗。