[发明专利]一种基于CPU和FPGA的数据传输处理方法及装置

权利要求书

1.一种基于CPU和FPGA的数据传输处理方法，其特征在于，包括：

利用通信线程池动态调整通信线程的数量，以建立CPU与多台终端设备的通信连接；

利用CPU接收终端设备的业务数据，并将业务数据处理为待加密业务数据和待发送业务数据，以利用CPU与FPGA之间的私有协议将待加密业务数据传输至FPGA；

基于FPGA的多任务核技术，利用FPGA调用对应的任务核对待加密业务数据进行并行加密处理，并将加密处理后的待加密数据反馈至CPU。

2.根据权利要求1所述的基于CPU和FPGA的数据传输处理方法，其特征在于，还包括：根据CPU与FPGA之间的交互信息，动态调整CPU向FPGA的数据传输速率。

3.根据权利要求1所述的基于CPU和FPGA的数据传输处理方法，其特征在于，利用CPU接收终端设备的业务数据，并将业务数据处理为待加密业务数据和待发送业务数据，以利用CPU与FPGA之间的私有协议将待加密业务数据传输至FPGA，包括：

利用业务数据接收队列从通信线程接收业务数据，并将业务数据处理为待加密业务数据和待发送业务数据；

将待加密业务数据存储至待加密数据接收队列，并对待加密业务数据进行合法性和完整性校验；

基于私有协议将校验后的待加密业务数据存储至待加密数据发送队列，以将所述待加密业务数据发送至FPGA。

4.根据权利要求3所述的基于CPU和FPGA的数据传输处理方法，其特征在于，在将业务数据处理为待加密业务数据和待发送业务数据之后，还包括：

将待发送业务数据存储至业务数据发送队列；

利用业务数据发送队列将待发送业务数据发送至终端设备。

5.根据权利要求1所述的基于CPU和FPGA的数据传输处理方法，其特征在于，基于FPGA的多任务核技术，利用FPGA调用对应的任务核对待加密业务数据进行并行加密处理，并将加密处理后的待加密数据反馈至CPU，包括：

基于CPU与FPGA之间的私有协议，获取CPU发送的待加密业务数据；

将待加密业务数据存储至未满的FPGA接收队列中；

在确定当前任务核处于空闲状态的情况下，利用当前任务核对对应的当前待加密业务数据进行加密处理，以完成对待加密业务数据的并行加密处理；

将加密处理后的待加密业务数据存储至对应的FPGA接收队列，并进行封装处理后，反馈至CPU；

其中，FPGA接收队列、任务核以及FPGA发送队列一一对应。

6.根据权利要求2所述的基于CPU和FPGA的数据传输处理方法，其特征在于，所述根据CPU与FPGA之间的交互信息，动态调整CPU向FPGA的数据传输速率，包括：

在FPGA丢弃掉待加密业务数据的情况下，将业务丢弃应答包发送至CPU；

不断降低CPU向FPGA的数据传输速率，直到FPGA不再发送业务丢弃应答包。

7.根据权利要求6所述的基于CPU和FPGA的数据传输处理方法，其特征在于，在不断降低CPU向FPGA的数据传输速率，直到FPGA不再发送业务丢弃应答包之后，还包括：

若CPU在预设持续时长内未收到业务丢弃应答包，则不断增大CPU向FPGA的数据传输速率，直到恢复到默认的数据传输速率。

8.根据权利要求1所述的基于CPU和FPGA的数据传输处理方法，其特征在于，CPU与FPGA之间通过PCIE接口进行通信。

9.根据权利要求1所述的基于CPU和FPGA的数据传输处理方法，其特征在于，所述任务核包含SM4对称算法加密功能和基于公钥的签名验签功能。

10.一种基于CPU和FPGA的数据传输处理装置，其特征在于，包括：

第一模块，用于利用通信线程池动态调整通信线程的数量，以建立CPU与多台终端设备的通信连接；

第二模块，用于利用CPU接收终端设备的业务数据，并将业务数据处理为待加密业务数据和待发送业务数据，以利用CPU与FPGA之间的私有协议将待加密业务数据传输至FPGA；

第三模块，用于基于FPGA的多任务核技术，利用FPGA调用对应的任务核对待加密业务数据进行并行加密处理，并将加密处理后的待加密数据反馈至CPU。