[发明专利]一种基于CPU和FPGA的数据传输处理方法及装置

说明书

本发明提供一种基于CPU和FPGA的数据传输处理方法及装置，属于数据传输处理技术领域，所述方法包括：利用CPU接收终端设备的业务数据，并将业务数据处理为待加密业务数据和待发送业务数据，以利用CPU与FPGA之间的私有协议将待加密业务数据传输至FPGA；基于FPGA的多任务核技术，利用FPGA调用对应的任务核对待加密业务数据进行并行加密处理，并将加密处理后的待加密数据反馈至CPU。本发明提供的基于CPU和FPGA的数据传输处理方法及装置，基于CPU+FPGA的硬件架构设计，综合运用CPU创建多线程、FPGA调用多业务核、CPU与FPGA数据传输速率根据业务量大小自适应调整等技术手段，在确保设备并发处理性能的前提下，实现设备内部数据并行处理、数据传输高效可靠、低时延的需求。

技术领域

本发明涉及数据传输处理技术领域，尤其涉及一种基于CPU和FPGA的数据传输处理方法及装置。

背景技术

针对资源管理/分发设备的实际应用需求，资源管理/分发设备通过有线的方式与数百甚至数千台终端设备连接，需要同时对多个终端设备发起在线业务，同样也需要能响应多个终端设备同时发起的请求，在技术上需要解决资源管理/分发设备并行处理大量业务数据的问题。

目前，对于中央处理器(Central Processing Unit，CPU)与现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)架构的资源管理/分发设备在并发应用时，一般采用以下方法：

(1)CPU与FPGA之间使用阻塞方式收发数据，CPU接收到FPGA应答后，才发送下一包数据，该方法会降低各芯片的使用率，无法发挥FPGA高速并行运算的特点。

(2)采用非阻塞方式，但是CPU发送数据间隔必需大于FPGA处理数据的最大时延，虽然可以保证数据处理的可靠性，但是当FPGA处理不同业务时延相差较大时，CPU发送数据间隔必需以最大时延为门限，无法充分发挥FPGA高速运算的能力。

因此，亟需一种新的基于CPU与FPGA的数据传输处理方案。

发明内容

本发明提供一种基于CPU和FPGA的数据传输处理方法及装置，用以解决现有技术中难以充分发挥FPGA高速运算的能力的缺陷，提高了数据传输处理能力。

第一方面，本发明提供一种基于CPU和FPGA的数据传输处理方法，包括：利用通信线程池动态调整通信线程的数量，以建立CPU与多台终端设备的通信连接；利用CPU接收终端设备的业务数据，并将业务数据处理为待加密业务数据和待发送业务数据，以利用CPU与FPGA之间的私有协议将待加密业务数据传输至FPGA；基于FPGA的多任务核技术，利用FPGA调用对应的任务核对待加密业务数据进行并行加密处理，并将加密处理后的待加密数据反馈至CPU。

根据本发明提供的一种基于CPU和FPGA的数据传输处理方法，还包括：根据CPU与FPGA之间的交互信息，动态调整CPU向FPGA的数据传输速率。

根据本发明提供的一种基于CPU和FPGA的数据传输处理方法，利用CPU接收终端设备的业务数据，并将业务数据处理为待加密业务数据和待发送业务数据，以利用CPU与FPGA之间的私有协议将待加密业务数据传输至FPGA，包括：利用业务数据接收队列从通信线程接收业务数据，并将业务数据处理为待加密业务数据和待发送业务数据；将待加密业务数据存储至待加密数据接收队列，并对待加密业务数据进行合法性和完整性校验；基于私有协议将校验后的待加密业务数据存储至待加密数据发送队列，以将所述待加密业务数据发送至FPGA。

根据本发明提供的一种基于CPU和FPGA的数据传输处理方法，在将业务数据处理为待加密业务数据和待发送业务数据之后，还包括：将待发送业务数据存储至业务数据发送队列；利用业务数据发送队列将待发送业务数据发送至终端设备。