[发明专利]方形扁平无引脚封装结构、制备方法及电子设备

说明书

本申请公开了一种方形扁平无引脚封装结构、制备方法及电子设备。该方形扁平无引脚封装结构包括框架基体，所述框架基体包括基岛和位于所述基岛周侧的多个管脚；还包括芯片及电子器件，所述芯片设置于所述基岛，所述芯片与所述管脚电性连接；所述电子器件贴装在所述芯片上并与所述芯片形成电连接。所述制备方法包括：提供框架基体和芯片；对所述芯片进行第一次绝缘处理，然后对经过第一次绝缘处理的所述芯片进行重新布线层制作；对经过重新布线层制作的所述芯片进行第二次绝缘处理，然后将电子器件贴装在经过第二次绝缘处理的所述芯片上；将贴装有所述电子器件的芯片封装于所述框架基体。

技术领域

本申请涉及微电子封装技术领域，更具体地，涉及一种方形扁平无引脚封装结构、制备方法及电子设备。

背景技术

近年来，随着微电子技术的不断发展，芯片封装技术也不断进步。其中，QFN(QuadFlat Non-leaded Package，方形扁平无引脚封装)是一种常见的封装形式，其完全没有任何外延引脚，并具有良好的电热性能；其体积小、重量轻、开发成本低，应用非常广泛。

现有技术中的方形扁平无引脚封装结构难以在不改变封装外形的前提下对芯片的性能进行调节。因此，需要提供一种新的技术方案，以解决该技术问题。

发明内容

本申请的一个目的是提供一种方形扁平无引脚封装结构、制备方法及电子设备的新技术方案。

根据本申请的第一方面，提供了一种方形扁平无引脚封装结构，所述方形扁平无引脚封装结构包括：

框架基体，所述框架基体包括基岛和位于所述基岛周侧的多个管脚；

芯片，所述芯片设置于所述基岛，所述芯片与所述管脚电性连接；

电子器件，所述电子器件贴装在所述芯片上并与所述芯片形成电连接。

可选地，所述电子器件包括电容和/或电阻和/或电感。

可选地，所述芯片设置有第一焊盘及第二焊盘，所述芯片与所述管脚通过所述第一焊盘电性连接；

所述电子器件与所述芯片通过所述第二焊盘电性连接。

根据本申请的第二方面，提供了一种如第一方面所述方形扁平无引脚封装结构的制备方法，所述方法包括：

提供框架基体和芯片；

对所述芯片进行第一次绝缘处理，然后对经过第一次绝缘处理的所述芯片进行重新布线层制作；

对经过重新布线层制作的所述芯片进行第二次绝缘处理，然后将电子器件贴装在经过第二次绝缘处理的所述芯片上；

将贴装有所述电子器件的芯片封装于所述框架基体。

可选地，所述芯片进行重新布线层制作并形成有焊盘；

在对经过重新布线层制作的所述芯片进行第二次绝缘处理之后，且在贴装电子器件之前，所述方法还包括：

对所述焊盘进行防氧化处理。

可选地，在对所述焊盘进行防氧化处理之后，且在贴装电子器件之前，所述方法还包括：

对所述芯片进行减薄处理。

可选地，所述对所述焊盘进行防氧化处理为：

在所述焊盘的表面镀防氧化金属材料。

可选地，所述第一次绝缘处理包括：

在所述芯片上覆盖第一聚酰亚胺层并对所述第一聚酰亚胺层进行曝光显影处理。

可选地，所述第二次绝缘处理包括：