[发明专利]超结结构、半导体器件结构及其制备方法

说明书

本申请涉及一种超结结构、半导体器件结构及其制备方法。超结结构包括：第一导电类型的外延层、第二导电类型的外延层、多个第一沟槽、第二导电类型的填充外延层、多个第二沟槽以及第一导电类型的填充外延层。其中，第一导电类型的外延层和第二导电类型的外延层沿厚度方向交替层叠。多个第一沟槽位于第一导电类型的外延层内。多个第一沟槽沿第一方向间隔排布，且各第一沟槽均沿第二方向延伸。第二导电类型的填充外延层位于第一沟槽内。多个第二沟槽位于第二导电类型的外延层内。多个第二沟槽沿第二方向间隔排布，且各第二沟槽均沿第一方向延伸。第一导电类型的填充外延层位于第二沟槽内。此超结结构可以提高超结型半导体器件的性能。

技术领域

本申请涉及半导体领域，特别是涉及一种超结结构、半导体器件结构及其制备方法。

背景技术

随着半导体技术的飞速发展，各类半导体产品在大功率电器设备、汽车电子、轨道交通等领域的应用也越来越广泛。为满足市场对于耐受电压、承载功率等方面的要求，出现了基于各种不同结构的功率型半导体器件。

其中，超结型功率半导体器件因为具备较好电学性能，备受青睐。所谓超结结构是指，于晶体管的漂移区内形成两种导电类型且分别向衬底方向延伸的掺杂区，两种掺杂区交替间隔排布从而形成沿垂直衬底方向延伸的P-N结结构(以下分别称为P柱和N柱)。垂直衬底方向延伸的P柱和N柱，可以将漂移区载流子完全耗尽，进而增大半导体器件的耐受电压。

可见，超结结构的性能受到P柱和N柱长度的影响。然而，由于制备工艺以及半导体器件尺寸的限制，目前所能制备的P柱和N柱的长度是有限的。此外，通过多次外延工艺制备P柱和N柱，使得对准的难度增大，并可能导致超结结构内部累积较大的应力。如此，限制了超结型半导体器件性能的进一步提高。

因此，如何对超结结构及其制备方法进行改进，以提高超结型半导体器件的性能，是亟需解决的问题。

发明内容

基于此，有必要针对上述技术问题，提供一种超结结构、半导体器件结构及其制备方法，以提高超结型半导体器件的性能。

一方面，本申请实施例提供了一种超结结构。该超结结构包括：第一导电类型的外延层、第二导电类型的外延层、多个第一沟槽、第二导电类型的填充外延层、多个第二沟槽以及第一导电类型的填充外延层。其中，第一导电类型的外延层和第二导电类型的外延层沿厚度方向交替层叠；多个第一沟槽位于第一导电类型的外延层内；多个第一沟槽沿第一方向间隔排布，且各第一沟槽均沿第二方向延伸；第二导电类型的填充外延层位于第一沟槽内；多个第二沟槽位于第二导电类型的外延层内；多个第二沟槽沿第二方向间隔排布；且各第二沟槽均沿第一方向延伸；第一导电类型的填充外延层位于第二沟槽内。

本申请实施例中，设置第一导电类型的外延层和第二导电类型的外延层交替层叠。其中，第一导电类型的外延层中包含沿第二方向延伸的第一沟槽以及形成于第一沟槽中的第二导电类型的填充外延层；第二导电类型的外延层中包含沿第一方向延伸的第二沟槽以及形成于第二沟槽中的第一导电类型的填充外延层。如此，第一导电类型的外延层与第一导电类型的填充外延层具备相同的导电类型，二者可以共同构成超结结构中的柱状结构(例如P柱或者N柱)；而第二导电类型的外延层与第二导电类型的填充外延层具备相同的导电类型，二者可以共同构成超结结构中的另一柱状结构(例如N柱或者P柱)。并且，第一导电类型的填充外延层与第二导电类型的填充外延层的延伸方向不同，从而增大了柱状结构之间的接触面积，进而提高了超结结构的电学性能(增大耐受电压、降低导通电阻等)。

在一些实施例中，第一导电类型包括N型，且第二导电类型包括P型。

在另一些实施例中，第一导电类型包括P型，且第二导电类型包括N型。

以上实施例中，N型导电类型的外延层和N型导电类型的填充外延层可以共同构成超结结构中的N柱；P型导电类型的外延层和P型导电类型的填充外延层可以共同构成超结结构中的P柱。如此，超结结构中的N柱与P柱的接触面积被增大，有利于提高超结结构的电学性能。