[发明专利]一种沟槽型MOSFET器件的制造方法在审
申请号: | 202310359924.X | 申请日: | 2023-04-06 |
公开(公告)号: | CN116314335A | 公开(公告)日: | 2023-06-23 |
发明(设计)人: | 余恒文;鈴木健之;李旻姝;郑英豪;牛连瑞;洪吉文 | 申请(专利权)人: | 浙江萃锦半导体有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/06;H01L29/10;H01L29/423 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 蒯建伟 |
地址: | 315000 浙江省宁波市慈*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 沟槽 mosfet 器件 制造 方法 | ||
1.一种沟槽型MOSFET器件的制造方法,其特征在于,在高掺杂N型半导体基底上生长低浓度N-外延层;在低浓度N-外延层上形成P型区作为源区,贯穿源区至P型区的内部形成沟槽,所述沟槽以及底面不到达外延层;在沟槽底面形成N型区,掺杂浓度等于或者大于外延层掺杂浓度,在沟槽侧壁以及沟槽底表面生长绝缘薄膜,绝缘薄膜上是多晶硅膜制成的栅电极,栅电极上是层间绝缘膜;在包括所述层间绝缘膜上的基极区域上及源极区域上有与源极区域和基极区域电连接的源电极;在基底的背面生长金属形成漏极电极;栅电极与栅极端子TG电连接,源电极与源极端子TS电连接,漏电极与漏极端子TD电连接。
2.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述低浓度外延层的厚度为3μm。
3.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述P型区的深度为2μm。
4.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述源区厚度为0.3μm至0.4μm。
5.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述沟槽深度为1.7~1.8μm。
6.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述的高掺杂,其掺杂浓度为1E18~1E19/㎝3。
7.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述外延层的掺杂浓度为2E15/㎝3。
8.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述N型区厚度约为0.3~0.5μm,掺杂浓度为2E15~3E15/㎝3。
9.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述绝缘薄膜为二氧化硅薄膜,厚度为500-1000埃。
10.根据权利要求1所述沟槽型的MOSFET器件,其特征在于,所述层间绝缘膜为BPSG膜或者USG膜或者SIN与BPSG的复合膜,厚度为0.6μm至1μm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江萃锦半导体有限公司,未经浙江萃锦半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310359924.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类