[发明专利]一种沟槽型MOSFET器件的制造方法

说明书

本发明公开了一种沟槽型MOSFET器件的制造方法，属于半导体器件技术领域。N型半导体基底上形成低浓度N‑外延层；在外延层上形成P型区；P型区之上是源区，贯穿源区至P型区的内部形成沟槽，沟槽以及底面不到达外延层；在沟槽底面形成N型区，在沟槽侧壁以及沟槽底表面上生长绝缘薄膜，绝缘薄膜上是多晶硅膜制成的栅电极，栅电极上是层间绝缘膜；在源极区域上形成源电极；在基底的背面生长金属形成漏极电极；栅电极与栅极端子TG电连接，源电极与源极端子TS电连接，漏电极与漏极端子TD电连接。当器件在工作时从源区至P区电子流入漏区时其导通电阻会更小，沟槽底部拐角处的电场集中问题得以改善，解决开关速率降低，功率损耗升高的问题。

技术领域

本发明属于半导体器件领域，具体而言是一种沟槽型的MOSFET器件。

背景技术

近年来，在进行电力变换和电力控制的场所、功率半导体装置是不可缺少的器件，但是作为一种沟槽型MOSFET半导体装置，其高速的开关优良性能备受瞩目，在电源等领域作为关键使用。

在传统的硅基底的沟槽型MOSFET器件的结构制造中，如图1所示，以N型沟槽MOSFET器件为例，其具体制造步骤如下：

在高掺杂的硅基底上生长一层轻掺杂的外延层；在外延层通过离子注入B等形成为厚度为2μm的P型区域；在P型区上通过图形化和通过离子注入形成源区;在贯穿源区和基区伸入外延层形成一个U型槽。在U型沟槽底部和侧面中生长一层绝缘薄膜和在沟槽中填入多晶硅作为栅极电极。在栅电极上生长一层绝缘层。在整个晶片面上生长一层金属形成源电极。栅极端子TG连接栅极，源极端子TS连接源电极和漏极端子TD连接高掺杂的硅基底漏极。

如果按照以上传统的设计和制造方法，所得的沟槽型MOSFET器件会出现一些对电性能有影响的现象。其中最为突出的问题就是在贯穿源区和基区并伸入外延层形成的U型槽，其超出P区的沟槽部分，器件在低电压下工作，此时会产生沟道，电流从源区经过沟道直接到达漏区.此种情况下，栅极电极和外延区的相对面积比较大，会导致栅漏之间的感生电容增大，当栅漏之间感生电容增大时，沟槽底部的拐角处产生电场集中的现象。由于电场集中会导致在需要高速开关操作的应用中，开关的速率会降低，功率损耗升高，与此同时，漏极区和基极之间的击穿电压会降低，很容易造成器件损坏。

发明内容

本发明针对以上提出的几个问题，我们对现有沟槽型MOSFET结构做了改进，即将沟槽的深度控制在P区深度以内或者与P区底面相平，并且在沟槽底面做出一个掺杂浓度等于或者大于外延层掺杂浓度的扩散区。

本发明的技术方案如下：

一种沟槽型的MOSFET器件，高掺杂N型半导体基底上生长低浓度N-外延层；外延层上是P型区；在P型区之上是源区，贯穿源区至P型区的内部形成沟槽，所述沟槽以及底面不到达外延层；在沟槽底面形成N型区，掺杂浓度等于或者大于外延层掺杂浓度，在沟槽侧壁以及沟槽底表面1生长绝缘薄膜，绝缘薄膜上是多晶硅膜制成的栅电极，栅电极上是层间绝缘膜；在包括所述层间绝缘膜上的基极区域上及源极区域上有与源极区域和基极区域电连接的源电极；在基底的背面生长金属形成漏极电极；栅电极与栅极端子TG电连接，源电极与源极端子TS电连接，漏电极与漏极端子TD电连接。

进一步的，所述低浓度外延层的厚度为3μm。

进一步的，所述P型区的深度为2μm。

进一步的，所述源区厚度为0.3μm至0.4μm。

进一步的，所述沟槽深度为1.7~1.8μm。

进一步的，所述的高掺杂，其掺杂浓度为1E18~ 1E19/㎝3。

进一步的，所述外延层的掺杂浓度为2E15/㎝3。

进一步的，所述N型区厚度约为0.5~0.3μm，掺杂浓度为2E15~3E15/㎝3。