[发明专利]一种MOSFET器件及其制备方法

说明书

本申请提供一种MOSFET器件及其制备方法，其中，MOSFET器件包括：第一导电类型的半导体外延结构；在半导体外延结构内间隔设置的若干个第二导电类型的第一多边形区，第一多边形区从半导体外延结构的表面向半导体外延结构内延伸；若干个第一导电类型的第二多边形区，分别设置在对应的第一多边形区内，第二多边形区从半导体外延结构的表面向半导体外延结构内延伸；每一第二多边形区包括：与第一多边形区相连且从半导体外延结构的表面向半导体外延结构内延伸的多个第一侧壁，第二多边形区中相邻的两第一侧壁之间的拐角面为弧面上述方案，能够在减小晶体管的导通电阻的同时，提高晶体管的反向耐压能力。

技术领域

本申请的所公开实施例涉及半导体技术领域，且更具体而言，涉及一种MOSFET器件及其制备方法。

背景技术

晶体管作为电力电子系统的核心元件，一直是现代生活不可或缺的重要电子元件，其中，MOSFET器件更是广泛应用于消费类电子设备、汽车电子系统、智能电网，到各类工业设备、动力机车、航天、船舶系统。

通常，为了进一步减小MOSFET器件的导通电阻，会采用多边形单胞设计，然而，使用多边形单胞设计又会导致晶体管的反向耐压能力下降，降低可靠性。

因此，如何在减小MOSFET器件的导通电阻的同时，提高MOSFET器件的反向耐压能力，成为目前亟待解决的问题。

发明内容

根据本申请的实施例，本发明提出一种MOSFET器件及其制备方法，以在减小MOSFET器件的导通电阻的同时，提高MOSFET器件的反向耐压能力。

根据本申请的第一方面，提出一种MOSFET器件，包括：第一导电类型的半导体外延结构；在所述半导体外延结构内间隔设置的若干个第二导电类型的第一多边形区，所述第一多边形区从所述半导体外延结构的表面向所述半导体外延结构内延伸。若干个第一导电类型的第二多边形区，分别设置在对应的所述第一多边形区内。所述第二多边形区从所述半导体外延结构的表面向所述半导体外延结构内延伸。每一所述第二多边形区包括：与所述第一多边形区相连且从所述半导体外延结构的表面向所述半导体外延结构内延伸的多个第一侧壁，所述第二多边形区中相邻的两第一侧壁之间的拐角面为弧面。

上述方案，通过将侧壁设置为弧面，能够在MOSFET器件形成沟道时增加拐角处的沟道长度，从而减小了拐角处的电场，能够有效提升反向耐压能力，同时减小其导通电阻。

根据本申请的第二方面，提出一种MOSFET器件，包括第一导电类型的半导体外延结构。在所述半导体外延结构内间隔设置的若干个多边形掺杂区，每一所述多边形掺杂区包括：第二导电类型的阱区，设置在所述第一导电类型的半导体外延结构内，所述阱区从所述半导体外延结构的表面向所述半导体外延结构内延伸；第一导电类型的源区，设置在所述阱区内，所述源区从所述半导体外延结构的表面向所述半导体外延结构内延伸。所述源区包括：与阱区相连且从所述半导体外延结构的表面向所述半导体外延结构内延伸的多个第一侧面，所述源区的相邻的第一侧面之间的拐角面为弧面。

上述方案，通过将侧壁设置为弧面，能够在MOSFET器件形成沟道时增加拐角处的沟道长度，从而减小了拐角处的电场，能够有效提升反向耐压能力，同时减小其导通电阻。

根据本申请的第三方面，提出一种MOSFET器件的制备方法包括：提供一第一导电类型的半导体外延结构。在所述半导体外延结构中间隔形成若干个多边形掺杂区；所述多边形掺杂区的形成方法包括：在所述半导体外延结构内设置第二导电类型的阱区，所述阱区从所述半导体外延结构的表面向所述半导体外延结构内延伸；在所述阱区内设置第一导电类型的源区。所述源区包括：与阱区相连且从所述半导体外延结构的表面向所述半导体外延结构内延伸的多个第一侧面，所述源区的相邻的第一侧面之间的拐角面为弧面。

上述方案，通过将侧壁设置为弧面，能够在MOSFET器件形成沟道时增加拐角处的沟道长度，从而减小了拐角处的电场，能够有效提升反向耐压能力，同时减小其导通电阻。

附图说明