[发明专利]一种基于NAND闪存控制器的纠错方法及系统

权利要求书

1.一种基于NAND闪存控制器的纠错方法，其特征在于，包括以下步骤：

S1，输入端获取写指令，将写入数据写入到写入数据缓存模块，并生成随机数；

S2，将写入数据与随机数发送至优化数据模块进行优化；

S3，将优化后的数据进行纠错编码处理后写入存储颗粒；

S4，获取读指令，将数据从存储颗粒读出，并对数据进行译码纠错；

S5，将完成纠错的读出数据与写入优化时相同的随机数进行去优化处理；

S6，将处理好的数据传输到读取数据缓存模块，再通过读指令读出数据到Host系统。

2.根据权利要求1所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S1具体包括：当Host主机端发送写指令时，存储主控芯片将数据写入到数据缓存模块，与此同时，当存储主控芯片判断指示启动Randomizer发生器后，随机数据产生模块根据寄存器和Trim表的配置，产生随机数Random Key。

3.根据权利要求1所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S1中随机数据产生模块具体包括：

通过配置控制信号和初始化Key信号控制Trim配置模块中的各相应寄存器；

Host系统的写/读控制信号通过写/读指令解析模块进行解析判断，再根据Trim配置模块的指示信号在状态控制模块内进行状态机控制；

最终由随机数据发生模块产生所需的多个随机数据。

4.根据权利要求3所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S1具体包括：

首先存储主控芯片判断是否为写指令还是读指令，如果是写指令，则判断是第几个扇区的写操作，是否需要启动随机数生成，如果是，则根据写指令及NAND类型进行状态机判别，最终产生随机数据。

5.根据权利要求1所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S2-S3具体包括：

写指令下的优化数据模块中，将32个Byte或32xN个Byte的写入数据与随机数进行异或非(XNOR)处理，产生优化的数据。

6.根据权利要求1所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S3具体包括：

优化后的数据通过ECC纠错模块进行编码处理，然后将处理后通过读写指令数据处理模块写入到存储颗粒。

7.根据权利要求1所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S4～S6具体包括：当Host主机端发送读指令时，读指令首先从NAND存储里读取数据，经过ECC译码纠错后，在去优化数据模块(De-Randomizer)，将完成纠错的读出数据与写入优化时产生的相同的随机数进行去优化处理，然后将处理好的数据传输到读取数据缓存模块，最后通过读指令处理将数据从读取数据缓存模块传输到HOST主机端。

8.根据权利要求7所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S4具体包括：

通过读写指令数据处理模块将数据从存储颗粒里读出，传输到ECC纠错模块进行数据译码纠错。

9.根据权利要求7所述的基于NAND闪存控制器的纠错方法，其特征在于，所述S5具体包括：

如果是读指令，则判断是在第几个扇区的读操作，然后判别是否要进行去随机化操作，如是，再根据读指令及NAND类型进行状态机判别，启动去随机化操作；在读指令下的去优化数据模块中，将32个Byte或32xN个Byte的已完成ECC纠错的数据与写入时相同的随机化数据进行异或非(XNOR)处理。

10.一种基于NAND闪存控制器的纠错系统，其特征在于，所述系统用于实现如权利要求1-9任一项所述的基于NAND闪存控制器的纠错方法，包括：

写入数据缓存模块，用于在输入端获取写指令，将写入数据写入到数据缓存模块；

随机数据产生模块，用于生成随机数；

优化数据模块，用于将写入数据与随机数进行优化处理，并将优化后的数据传输到ECC纠错模块进行处理；

ECC纠错模块，用于数据编码及译码纠错，当收到写指令时，输入的数据进行编码；读指令时，对数据进行译码纠错；

读写指令数据处理模块，用于对写指令下或读指令下的数据进行处理，使之能传输到NAND存储颗粒芯片中；

去优化处理模块，用于将完成纠错的读出数据与写入优化时相同的随机数进行去优化处理；

读取数据缓存模块，用于将处理好的数据传输到读取数据缓存模块，再通过读指令读出数据到Host系统。