[发明专利]一种多芯片的封装方法及多芯片封装结构

说明书

本申请公开了一种多芯片的封装方法及多芯片封装结构，其中，多芯片的封装方法包括：提供一种基板；在基板上制作至少两个并列的凸台；分别在每个凸台的表面放置有芯片，并分别露出每个凸台的部分表面；在露出的所述凸台的表面焊接铜柱，以使所述铜柱通过所述凸台与所述芯片的底部焊盘连接；对所述凸台表面的芯片进行一次封装，并露出所述铜柱的表面以及所述芯片的表面焊盘，得到第一塑封层；在所述第一塑封层表面制作连接铜层；对所述凸台表面的芯片进行二次封装，以对所述连接铜层进行封装。通过上述方法，将原有的底部焊盘引出电极改为顶部引出，提高了多芯片合封的可靠性。

技术领域

本发明属于封装技术领域，具体涉及一种多芯片的封装方法及多芯片封装结构。

背景技术

随着电子产品向功能集成化方向发展，封装基板向高密度趋势发展，FOPLP(扇出型板级封装)作为先进封装的一种，在分立式器件中得到大规模应用。

现有的封装技术还存在一定的不足，现有的封装技术存在的局限性主要包括：1、在装片的时候对对位精度具有极高的要求，由于设备的不稳定性会增加芯片在封装的时候失效率；2、当多芯片封装的时候，若两款芯片尺寸的差异较大，现有的封装结构会给封装带来极大的挑战，不利于多芯片进行合封。

因此，针对上述问题亟需采用一种全新的封装结构来提高产品可靠性。

发明内容

本申请提供一种多芯片的封装方法及多芯片封装结构，以将原有的底部焊盘引出电极改为顶部引出，提高多芯片合封的可靠性。

为解决上述问题，本申请提供一种多芯片的封装方法，包括：提供一种基板；在所述基板上制作至少两个并列的凸台；分别在每个所述凸台的表面放置有芯片，并露出每个所述凸台的部分表面；其中，所述芯片包括远离所述凸台一侧的表面焊盘以及与所述凸台连接的底部焊盘；在露出的所述凸台的表面焊接铜柱，以使所述铜柱通过所述凸台与所述芯片的底部焊盘连接；对所述凸台表面的芯片进行一次封装，并露出所述铜柱的表面以及所述芯片的表面焊盘，得到第一塑封层；在所述第一塑封层表面制作连接铜层，将其中一个所述凸台表面的芯片的表面焊盘与另一个所述凸台表面的铜柱进行铜层连接；对所述凸台表面的芯片进行二次封装，以对所述连接铜层进行封装。

其中，所述凸台为第一凸台和第二凸台，所述第一凸台表面放置有第一芯片，所述第二凸台表面放置有第二芯片；所述在所述第一塑封层表面制作连接铜层，将其中一个所述凸台表面的芯片的表面焊盘与另一个所述凸台表面的铜柱进行铜层连接的步骤，还包括：在所述第一塑封层表面制作连接铜层，将所述第一芯片的表面焊盘通过所述连接铜层与所述第二凸台表面的铜柱进行电连接。

其中，所述凸台包括第一凸台，第二凸台以及第三凸台，所述凸台表面分别放置有第一芯片、第二芯片以及第三芯片；所述在所述第一塑封层表面制作连接铜层，将其中一个所述凸台表面的芯片的表面焊盘与另一个所述凸台表面的铜柱进行铜层连接的步骤，包括：在所述第一塑封层表面制作第一连接铜层，将所述第一芯片的表面焊盘通过所述连接铜层与所述第二凸台表面的铜柱进行连接；以及，在所述第一塑封层表面制作第二连接铜层，将所述第二芯片的表面焊盘通过所述连接铜层与第三凸台表面的铜柱进行连接。

其中，所述在露出的所述凸台的表面焊接铜柱，以使所述铜柱通过所述凸台与所述芯片的底部焊盘连接的步骤，还包括：在所述芯片的表面焊盘上焊接表面铜柱；所述对所述凸台表面的芯片进行一次封装，并露出所述铜柱的表面以及所述芯片的表面焊盘，得到第一塑封层的步骤，包括：对所述凸台表面的芯片进行一次封装，并露出所述铜柱的表面以及所述芯片表面的所述表面铜柱。

其中，所述对所述凸台表面的芯片进行一次封装，并露出所述铜柱的表面以及所述芯片的表面焊盘，得到第一塑封层的步骤，包括：在对应所述芯片的表面焊盘的位置进行钻孔，以露出所述芯片的表面焊盘。

其中，所述对所述凸台表面的芯片进行二次封装，以对所述连接铜层进行封装的步骤，包括：露出所述其中一个凸台表面的芯片的表面焊盘，以及所述另一个所述凸台表面的铜柱。