[发明专利]版图层次标记的方法在审
申请号: | 202310474833.0 | 申请日: | 2023-04-27 |
公开(公告)号: | CN116562217A | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 薛芳琦 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | G06F30/392 | 分类号: | G06F30/392;G06F30/398 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 刘昌荣 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 版图 层次 标记 方法 | ||
本发明提供一种版图层次标记的方法,提供具有多个层次的设计版图;对需做标记的所述层次进行设计规则检查运算,从而形成标记部分;利用所述标记部分形成标记层次版图;整合每个层次的所述设计版图及其对应的所述标记层次版图形成最终版图。本发明能够提供一种快速的自动的方法来实现版图的批量标记。当数据量大的时候,可以更高效的完成版图的标记,节约时间成本,缩短设计周期。
技术领域
本发明涉及半导体技术领域,特别是涉及一种版图层次标记的方法。
背景技术
随着集成电路工艺节点的缩小,版图设计也越来越复杂。在版图设计时,经常需要对版图中的层次进行标记,比如电位的标记。标记可以更直接地体现实际应用的场景,也可以避免很多设计规则检查(DRC)的误报错或漏报错。当标记量很大时,版图标记的速度较慢,影响版图的设计速度。
为解决上述问题,需要提出一种新型的版图层次标记的方法。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种版图层次标记的方法,用于解决现有技术中在版图设计时,经常需要对版图中的层次进行标记,比如电位的标记。标记可以更直接地体现实际应用的场景,也可以避免很多设计规则检查(DRC)的误报错或漏报错。当标记量很大时,版图标记的速度较慢,影响版图的设计速度的问题。
为实现上述目的及其他相关目的,本发明提供一种版图层次标记的方法,包括:
步骤一、提供具有多个层次的设计版图;
步骤二、对需做标记的所述层次进行设计规则检查运算,从而形成标记部分;
步骤三、利用所述标记部分形成标记层次版图;
步骤四、整合每个层次的所述设计版图及其对应的所述标记层次版图形成最终版图。
优选地,步骤一中的所述设计版图包括一维的线图形和二维的图形。
优选地,步骤二中利用calibre语言对需做标记的所述层次进行设计规则检查运算,从而形成所述标记部分。
优选地,步骤二中所述标记部分包括每个需做标记的所述层次的数字标号以及数据类型。
优选地,步骤二中所述标记部分的文件类型为GDSII或OASIS。
优选地,步骤二中需要做标记的所述层次为所述设计版图的原始层次或是逻辑运算之后产生的衍生层次。
优选地,步骤三中利用calibre语言将所述标记部分形成所述标记层次版图。
优选地,步骤三中的所述标记层次版图中形成有与每个需做标记的所述层次对应的标记点。
优选地,步骤三中的所述标记点覆盖每个需做标记的所述层次中的图形。
优选地,步骤三中所述标记点的数量根据所述图形的形状以及关键尺寸设置为一个或多个。
优选地,步骤四中利用版图工具或者命令运行的方式整合每个层次的所述设计版图及其对应的所述标记层次版图形成所述最终版图。
如上所述,本发明的版图层次标记的方法,具有以下有益效果:
本发明能够提供一种快速的自动的方法来实现版图的批量标记。当数据量大的时候,可以更高效的完成版图的标记,节约时间成本,缩短设计周期。
附图说明
图1显示为本发明的版图层次标记的方法示意图;
图2显示为本发明的具有多个层次的设计版图示意图;
图3显示为本发明的形成标记版图示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310474833.0/2.html,转载请声明来源钻瓜专利网。