[发明专利]一种沟槽型功率MOSFET器件及工艺流程

权利要求书

1.一种沟槽型功率MOSFET器件，其特征在于，所述MOSFET器件包括：外延层、外延层平台表面的多个阱区、位于每个阱区内部的源极区域，以及位于每个源极区域中心位置的第一高掺杂P型区域；其中，所述外延层为N型半导体，所述阱区为P型半导体；所述源极区域为N型半导体；

所述阱区与所述外延层形成第一PN结；所述源极区域与所述阱区形成第二PN结；

所述第一高掺杂P型区域的离子注入深度大于所述源极区域的离子注入深度；

在相邻的两个源极区域之间存在沟槽结构，所述沟槽结构的截面呈U形，且底部拐角处为圆角；

两个第二高掺杂P型区域分别包裹所述沟槽结构底部的两个圆角及部分沟槽底部区域；所述第二高掺杂P型区域与所述外延层形成第三PN结；

所述沟槽结构底部的两个第二高掺杂P型区域之间形成肖特基区域；所述阱区与相邻的第二高掺杂P型区域之间形成结型场效应管JFET区域；

所述肖特基区域以及所述JFET区域的离子掺杂浓度大于或等于所述外延层的离子掺杂浓度，所述JFET区域的宽度以及所述肖特基区域的宽度均在相同的预设区间内取值。

2.根据权利要求1所述的一种沟槽型功率MOSFET器件，其特征在于，所述MOSFET器件还包括第一接触金属；

所述第一接触金属覆盖于所述第一高掺杂P型区域的表面，与所述第一高掺杂P型区域形成欧姆接触；

所述第一接触金属的两端同时与所述源极区域形成欧姆接触，以抑制所述MOSFET器件内部的寄生双极晶体管效应。

3.根据权利要求2所述的一种沟槽型功率MOSFET器件，其特征在于，所述MOSFET器件还包括第二接触金属；

所述第二接触金属位于所述沟槽结构的底部，且覆盖于所述肖特基区域的表面，与所述肖特基区域形成肖特基接触；

所述第二接触金属的两端与所述第二高掺杂P型区域形成欧姆接触。

4.根据权利要求1所述的一种沟槽型功率MOSFET器件，其特征在于，所述MOSFET器件还包括绝缘栅极氧化层；

所述绝缘栅极氧化层覆盖于所述沟槽结构的侧壁全部区域以及底面局部区域；其中，所述底面局部区域不包含所述沟槽结构的底面中部区域。

5.根据权利要求4所述的一种沟槽型功率MOSFET器件，其特征在于，在所述沟槽结构被绝缘栅极氧化层覆盖的区域形成的空间中，填充有栅极导电多晶硅；

所述栅极导电多晶硅背离所述沟槽底部的表面与所述外延层的平台高度齐平。

6.根据权利要求5所述的一种沟槽型功率MOSFET器件，其特征在于，所述栅极导电多晶硅外包裹有绝缘介质层；

所述绝缘介质层的一端位于部分第二高掺杂P型区域的上方，另一端位于部分源极区域的上方。

7.根据权利要求6所述的一种沟槽型功率MOSFET器件，其特征在于，所述绝缘介质层、第一接触金属以及第二接触金属上，覆盖有源极电极；

所述源极电极与所述第一接触金属以及所述第二接触金属相接触；

所述绝缘介质层将所述栅极导电多晶硅与所述源极电极隔开。

8.根据权利要求1所述的一种沟槽型功率MOSFET器件，其特征在于，所述MOSFET器件还包括：碳化硅衬底，所述碳化硅衬底位于所述外延层的另一侧表面；所述碳化硅衬底为N型半导体；

所述碳化硅衬底中的离子掺杂浓度高于所述外延层中的离子掺杂浓度；

所述碳化硅衬底背离所述外延层的一面覆盖有所述MOSFET器件的漏极电极；其中，所述漏极电极为欧姆金属。

9.根据权利要求1所述的一种沟槽型功率MOSFET器件，其特征在于，所述预设区间为[0.8μm～5μm]。

10.一种沟槽型功率MOSFET器件工艺流程，其特征在于，所述工艺流程包括如下步骤：

S1.形成碳化硅衬底，并在碳化硅衬底的一面形成外延层；

S2.在外延层的表面形成第二导电类型的阱区；

S3.在含有第二导电类型的阱区内部形成多个高掺杂的第一导电类型的源极区域；其中，第一导电类型为N型，第二导电类型为P型；

S4.在外延层的表面形成多个沟槽结构；

S5.在沟槽结构的侧壁形成加强型第一导电类型的JFET区域，底部形成加强型第一导电类型的肖特基区域；

S6.在沟槽结构底部形成多个第二高掺杂P型区域，在平台表面形成多个第一高掺杂P型区域；

S7.在沟槽结构的底部和侧壁形成绝缘栅极氧化层；

S8.在沟槽结构内部的局部区域形成栅极导电多晶硅，并且其高度接近与外延层平台齐平的位置；

S9.在器件的表面形成多个绝缘介质层；

S10.在器件表面的高掺杂第一导电类型的源极区域和第一高掺杂P型区域上方形成第一接触金属，其中，第一接触金属为欧姆接触金属；

S11.在沟槽结构底部的加强型肖特基区域上方形成第二接触金属；

S12.在器件的顶部形成源极电极；

S13.在碳化硅衬底的另一面形成漏极电极。