[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其特征在于，具备：

第1存储单元和第2存储单元；

第1字线，连接于所述第1存储单元和所述第2存储单元的栅极；

第1位线，连接于所述第1存储单元；

第2位线，连接于所述第2存储单元；

第1读出放大器，具有连接于所述第1位线的第1感测节点；

第2读出放大器，具有连接于所述第2位线的第2感测节点；以及

电压生成电路，具有连接于所述第1读出放大器的第1驱动器和连接于所述第2读出放大器的第2驱动器，

在读出动作中，

所述第1驱动器向所述第1感测节点供给第1电压，所述第2驱动器向所述第2感测节点供给低于所述第1电压的第2电压。

2.根据权利要求1所述的半导体存储装置，其特征在于，

还具备连接于所述第1字线的第1行解码器，

所述第1存储单元比所述第2存储单元更靠近所述第1行解码器。

3.根据权利要求1所述的半导体存储装置，其特征在于，

还具备向所述第1字线供给第3电压的第1行解码器，

所述第1读出放大器和所述第2读出放大器的感测周期在所述第1字线的所述第3电压稳定之前开始。

4.根据权利要求1所述的半导体存储装置，其特征在于，

所述第1感测节点经由所述第1读出放大器中的第1晶体管连接于所述第1位线，并且所述第1晶体管在感测周期期间接收高电平控制信号。

5.根据权利要求1所述的半导体存储装置，其特征在于，还具备：

存储单元阵列，在所述第1字线的延伸方向上被划分为分别包括所述第1存储单元和所述第2存储单元的第1区域和第2区域；以及

第1行解码器，连接于所述第1字线，

所述第1区域比所述第2区域更靠近所述第1行解码器。

6.根据权利要求1所述的半导体存储装置，其特征在于，还具备：

存储单元阵列，包括所述第1存储单元和所述第2存储单元；以及

第1行解码器，设置在所述存储单元阵列之下。

7.根据权利要求1所述的半导体存储装置，其特征在于，还具备：

第1导电体，在第1方向上延伸并且起到所述第1字线的作用；

第1柱和第2柱，设置为穿过所述第1导电体，所述第1柱和所述第2柱在与所述第1导电体相交处分别起到所述第1存储单元和所述第2存储单元的作用；以及

第3柱，设置在所述第1导电体上并且电连接于所述第1导电体，

在所述第1方向上观察时所述第3柱和所述第1柱之间的间隔，比在所述第1方向上观察时所述第3柱和所述第2柱之间的间隔短。

8.一种半导体存储装置，具备：

第1存储单元和第2存储单元；

第1字线，连接于所述第1存储单元和所述第2存储单元的栅极；

第1位线，连接于所述第1存储单元；

第2位线，连接于所述第2存储单元；

第1读出放大器，具有第1晶体管和连接于所述第1位线的第1感测节点；

第2读出放大器，具有第2晶体管和连接于所述第2位线的第2感测节点；以及

电压生成电路，经由所述第1晶体管连接于所述第1感测节点，并且经由所述第2晶体管连接于所述第2感测节点，

在读出动作中，

所述第1晶体管将从所述电压生成电路供给的第1电压传输到所述第1感测节点，所述第2晶体管将从所述电压生成电路供给的第2电压传输到所述第2感测节点，所述第1晶体管的控制信号的幅度高于所述第2晶体管的控制信号的幅度。

9.根据权利要求8所述的半导体存储装置，其特征在于，

还具备连接于所述第1字线的第1行解码器，

所述第1存储单元比所述第2存储单元更靠近所述第1行解码器。