[发明专利]半导体器件

说明书

本申请提供一种半导体器件，包括：金属集电极具有第一区域以及第二区域；N型缓冲层设置于金属集电极上；N型漂移部和超结N型漂移部同层设置于N型缓冲层上，且N型漂移部位于第一区域，超结N型漂移部位于第二区域；第一P型保护部设置于N型漂移部中；超结P型柱部以及第二P型保护部设置于超结N型漂移部中；第一栅极结构和第一发射电极位于第一区域；第二栅极结构和第二发射电极位于第二区域；P型阻挡部以及N型截止部设置于第一P型保护部与第二P型保护部之间，隔离部设置于N型缓冲层中且与P型阻挡部接触设置，N型截止部位于P型阻挡部远离隔离部的一侧，以避免器件内出现干扰。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体器件。

背景技术

超结金属-氧化物半导体场效应晶体管（Metal-Oxide-SemiconductorField-Effect Transistor, MOSFET）是一种多子导电器件，具有开关速度快、开关损耗小以及频率特性好的优点。但是在高压状态下，电流增大，通态损耗也会显著增大，导致超结MOSFET在重载情况下，驱动效率不如绝缘栅双极型晶体管 (Insulate Gate BipolarTransistor，IGBT)高。

IGBT是一种双极型导电器件，具有MOSFET输入阻抗高、控制功率小以及驱动电路简单的优点。但IGBT在轻载情况下，驱动效率不如超结MOSFET高。

目前，为了同时获得超结MOSFET芯片和IGBT芯片的优点，通常将超结MOSFET和IGBT并联封装以形成新的器件结构，但因超结MOSFET芯片和IGBT芯片集成在一起，会引入新的寄生电容和电感，即出现相互干扰的情况，从而导致器件的性能不佳。

发明内容

鉴于此，本申请提供一种半导体器件，以解决现有的器件中出现干扰的问题。

本申请提供一种半导体器件，包括：

金属集电极，具有第一区域以及位于所述第一区域一侧的第二区域；

P型集电部和N型漏区部，同层设置于所述金属集电极上，所述P型集电部位于所述第一区域，所述N型漏区部位于所述第二区域；

N型缓冲层，设置于所述P型集电部以及所述N型漏区部上；

N型漂移部和超结N型漂移部，同层设置于所述N型缓冲层上，且所述N型漂移部位于所述第一区域，所述超结N型漂移部位于所述第二区域；

第一P型保护部、第一P型部以及第一N型发射部，设置于所述N型漂移部中；

超结P型柱部、第二P型保护部以及第二N型发射部，设置于所述超结N型漂移部中；

第一栅极结构和第一发射电极，位于所述第一区域；

第二栅极结构和第二发射电极，位于所述第二区域；以及

隔离部、P型阻挡部和N型截止部，所述P型阻挡部以及所述N型截止部设置于所述第一P型保护部与第二P型保护部之间，所述隔离部设置于所述N型缓冲层中且与所述P型阻挡部接触设置，所述N型截止部位于所述P型阻挡部远离所述隔离部的一侧。

其中，所述N型截止部与所述P型阻挡部接触设置。

其中，自所述N型漂移部朝向所述金属集电极的方向上，所述P型阻挡部以及所述隔离部在所述金属集电极上的投影位于所述N型截止部在所述金属集电极上的投影内。

其中，自所述N型漂移部朝向所述金属集电极的方向上，所述P型阻挡部在所述金属集电极上的投影的边缘与所述隔离部在所述金属集电极上的投影的边缘接触设置。

其中，所述N型截止部与所述P型阻挡部间隔设置。

其中，所述隔离部还设置于所述P型集电部以及所述N型漏区部，且与所述金属集电极接触设置。