[发明专利]一种双端口SRAM读写性能的测试方法、装置及计算机设备

说明书

本发明提出了一种双端口SRAM读写性能的测试方法、装置及计算机设备，其中，方法包括：对待测的双端口SRAM执行全盘写操作；在双端口SRAM满盘的状态下强制对指定的block执行GC操作，GC操作包括读数据、重写或擦除数据；在使得指定的block执行GC操作的过程中，随机指定第一端口执行下电操作，并使得第二端口处于上电状态；在预设时间后对第一端口上电，并对第一端口读写范围内的block进行数据校验。本发明通过在双端口SRAM满盘的状态下执行GC操作，并验证在此过程中任意一个端口或双端口同时执行下电操作对双端口SRAM读写功能影响，并通过对应端口恢复上电后的数据校验进行性能验证，由于GC操作包含读数据、重写或擦除数据等操作，因此能够实现基于指定block的全面验证。

技术领域

本发明涉及IC功能测试领域，尤其涉及一种双端口SRAM读写性能的测试方法、装置及计算机设备。

背景技术

双端口SRAM相较于单端口SRAM(Single-Port SRAM,SP-SRAM)具有两套独立的读写端口，其上下电流程及应用方式相比单端口要复杂；具体的，对于下电方式，双端口中的一个端口在下电流程时需要检查另一个端口是否处于nvme_enable，即允许读写的状态，若另一个处于允许读写的状态，则仅释放与该端口相关的上下文及置位对应的下电状态(类似于挂起该端口，不允许继续通过该端口读写数据)；若另一个处于不允许读写的状态(如另一个端口之前已经接收到下电指令)，则执行对该双端口SRAM的FTL下电。对于应用方式，双端口SRAM可以工作在双活模式或者链路冗余模式下，例如，双端口SRAM可以作为单个主机的内存，从而允许单个主机通过两个控制器同时访问该SRAM以实现数据路径的冗余；或者可以作为两个主机的内存使用，每个主机设备占用一个端口，从而实现主机设备的冗余。由于双端口SRAM工作的复杂性，基于双端口SRAM实现的服务需要对双端口SRAM经过一系列的IO测试以保证后期服务的可靠运行。然而，传统技术中对于双端口SRAM的测试工作仅是简单的采用IO碰撞方式进行测试，缺少针对性且全面性无法得到保证。

为此，一种更加有针对性且全面的双端口SRAM测试方案是本领域所亟需的。

发明内容

为了实现对SRAM读写功能的更加有针对性且更加全面的测试，在本发明的第一方面，提出了一种双端口SRAM读写性能的测试方法，包括：对待测的双端口SRAM执行全盘写操作；在双端口SRAM满盘的状态下强制对指定的block执行GC操作，所述GC操作包括读数据、重写或擦除数据；在使得指定的block执行GC操作的过程中，随机指定第一端口执行下电操作，并使得第二端口处于上电状态；在预设时间后对所述第一端口上电，并对所述第一端口读写范围内的block进行数据校验。

在一个或多个实施例中，本发明的一种双端口SRAM读写性能的测试方法还包括在对待测的双端口SRAM执行全盘写操作的过程中，采用fio命令确定所述双端口的写入范围，并分别由所述双端口写入不同的pattern数据。

在一个或多个实施例中，所述在双端口SRAM满盘的状态下强制对指定的block执行GC操作，包括：使用私有命令开启串口，实时监控所述双端口SRAM满盘的行为；通过所述串口获取所述SRAM的满盘容量，随机选择block并基于所述block的逻辑信息获取对应的物理信息；从预设的GC事件列表中顺序选择或随机选择一个事件，并基于所述物理信息强制对指定的block执行所述事件；其中，所述GC事件列表包括读数据、重写或擦除数据。

在一个或多个实施例中，所述在使得指定的block执行GC操作的过程中，随机指定第一端口执行下电操作，并使得第二端口处于上电状态，还包括：使得所述第二端口随机下电指定时间。

在一个或多个实施例中，本发明的一种双端口SRAM读写性能的测试方法还包括：在预设时间后对所述第二端口上电，并对所述第二端口读写范围内的block进行数据校验。