[发明专利]半导体结构及其制备方法

说明书

本公开涉及一种半导体结构及其制备方法。其中，半导体结构包括：基底，具有电容容置槽；半导体导电柱，位于电容容置槽内，且半导体导电柱沿第一方向延伸并悬挂于电容容置槽的第一方向上的两个侧壁之间；第一电容电极，包括第一电极部以及第二电极部，第一电极部位于半导体导电柱表面，第二电极部位于电容容置槽的第二方向上的侧壁表面和/或电容容置槽底面，第二方向与第一方向相交；电容介质层，位于第一电容电极表面；第二电容电极，位于电容介质层表面，且填充电容容置槽；电极互连结构，连接第二电容电极与第二电极部，且与第一电极部绝缘隔离设置。本公开实施例可以有效防止第二电极部与第二电容电极形成面电容，从而可以提高器件可靠性。

技术领域

本公开涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

随着半导体技术的发展，三维动态随机存取存储器（3D DRAM） 是突破10纳米技术节点的DRAM的最有潜力的选择。

然而，现有的3D DRAM的可靠性尚有待提高。

发明内容

基于此，本公开实施例提供一种半导体结构及其制备方法，以提高器件可靠性。

一方面，本公开实施例提供了一种半导体结构，包括：

基底，具有电容容置槽；

多个半导体导电柱，位于所述电容容置槽内，且所述半导体导电柱沿第一方向延伸并悬挂于所述电容容置槽的第一方向上的两个侧壁之间；

第一电容电极，包括第一电极部以及第二电极部，所述第一电极部位于所述半导体导电柱表面，所述第二电极部位于所述电容容置槽的第二方向上的侧壁表面和/或所述电容容置槽底面，所述第二方向与所述第一方向相交；

电容介质层，位于所述第一电容电极表面；

第二电容电极，位于所述电容介质层表面，且填充所述电容容置槽；

电极互连结构，连接所述第二电容电极与所述第二电极部，且与所述第一电极部绝缘隔离设置。

在其中一个实施例中，所述第二电极部至少位于所述电容容置槽底面，且位于所述电容容置槽底面的所述第二电极部作为底面电极部；

所述电极互连结构包括第一互连结构，所述第一互连结构连接所述第二电容电极与所述底面电极部。

在其中一个实施例中，所述第一互连结构由所述第二电容电极顶部依次贯穿所述第二电容电极与所述电容介质层。

在其中一个实施例中，所述第一互连结构底部接触所述底面电极部。

在其中一个实施例中，所述半导体结构包括多个所述第一互连结构，所述第一互连结构沿着所述第一方向和/或所述第二方向间隔排布。

在其中一个实施例中，所述第二电极部至少位于所述电容容置槽的所述第二方向上的侧壁表面，且位于所述电容容置槽的第二方向上的侧壁表面的第二电极部作为侧面电极部；

所述电极互连结构包括第二互连结构，所述第二互连结构连接所述第二电容电极与所述侧面电极部。

在其中一个实施例中，所述第二电极部包括两个侧面电极部，至少一个所述侧面电极部的侧面与所述第二电容电极之间，设有沿第一方向排布的多个第二互连结构。

在其中一个实施例中，所述第二电极部位于所述电容容置槽的所述第二方向上的侧壁表面以及所述电容容置槽底面，所述第二互连结构由所述第二电容电极顶部依次贯穿所述第二电容电极与所述电容介质层。

在其中一个实施例中，

所述位于所述电容容置槽底面的所述第二电极部作为底面电极部；

所述第二互连结构底部接触所述底面电极部。

另一方面，本公开实施例还提供了一种半导体结构的制备方法，包括：