[发明专利]晶圆基板电源完整性的优化方法、晶圆基板及晶上系统

说明书

本申请提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。晶圆基板包括多个单元结构，每个单元结构包括多层金属层，多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层，微凸点阵列通过一层或多层中间层与微焊盘阵列按照预定关系对应连接以形成晶圆基板的多个分立的网络，多个分立的网络至少包括电源网络，电源网络包括位于多层金属层的其中一层或多层上的电源平面。优化方法包括：对晶圆基板进行电源完整性检查；当某层的电源平面不满足电源完整性检查中的电压降要求时，则在多层金属层中寻找可布线的空余空间；及在可布线的空余空间内对待优化的电源平面进行加密布局。

技术领域

本申请涉及晶圆技术领域，尤其涉及一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。

背景技术

现阶段集成电路领域迅速发展，芯片制造工艺逐步逼近物理极限，摩尔定律逐步放缓，因此研究人员开始探索创新性的路径，采用晶上系统是芯片设计的主流趋势之一。Cerebras公司采用晶上系统技术路线开发了晶圆级人工智能训练芯片Wafer ScaleEngine（WSE），Tesla公司也采用晶上系统技术路线研制了AI（Artificial Intelligence，人工智能）训练芯片Dojo。晶上系统技术可以采用更短的引线、在更低的功耗下实现更高的性能和带宽。随着电子器件功能的日益复杂和性能的不断提高，晶圆基板上集成芯片的密度和所使用器件的频率都不断提高，所面临的高速高密度晶圆基板设计所带来的各种挑战也不断增加。与信号完整性同等重要的，电源完整性也是高速高密度晶圆基板需要重点关注的问题。

输出的电源质量受电源纹波和电源噪声的影响。电源纹波由电压调节模块（VRM，Voltage Regulator Module）的性能决定，电源噪声是指在芯片管脚处的电压的波动。其中，电源直流电压降（DC IRdrop）和同步开关噪声（SSN，Simultaneous Switch Noise）的影响最为显著。SSN是由芯片工作的瞬态大电流、电源配送网络不连续性等原因在电源平面或地平面上所产生的大量噪声现象。另外，如果芯片的全局IRdrop过高，逻辑门就会有功能故障，芯片会彻底失效。当所有总线数据同步翻转时，局部IRdrop比较敏感，会降低芯片速度。除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL（Phase Locked Loop，锁相环）、DLL（Delay Locked Loop，锁相环）的抖动特性，A/D（Analog to Digital，模/数）转换电路的转换精度等。IRdrop是由于电源分配系统存在一定的电阻值，这一问题无法避免，只能尽量通过改进设计方法减小对电路时序以及信号完整性问题的影响。在传统PCB（Printed Circuit Board，印制电路板）领域，为了保证输出电压的稳定，需要在封装、PCB上使用去耦电容和合理的电源平面与地平面对。从目前电源完整性分析的角度看，业内普遍认为在PCB上可以处理到最高到几百兆赫兹电源完整性问题，更高频率的电源完整性问题需要在芯片和封装设计时解决。晶圆基板IRdrop问题主要通过仿真加以分析，静态分析时主要考虑寄生电阻，动态分析时还要考虑寄生电容和寄生电感的影响。

不同于传统PCB领域，对于晶圆级芯片来说，由于流片工艺及三维封装整体设计的限制，无法引入去耦电容，且系统频率通常较高，传统的电路模型并不适合。因此，需要对晶圆基板的电源网络进行优化设计，改善信号完整性和电源完整性，以保障整个晶上系统的正常工作。

发明内容

本申请的目的在于提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统，能够提高电源的完整性。