[发明专利]堆叠的半导体结构及其形成方法在审
申请号: | 202310586538.4 | 申请日: | 2023-05-19 |
公开(公告)号: | CN116648070A | 公开(公告)日: | 2023-08-25 |
发明(设计)人: | 郭帅;刘忠明 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H10B80/00 | 分类号: | H10B80/00;H01L21/67;H10B12/00 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 孙姗姗;吴素花 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 堆叠 半导体 结构 及其 形成 方法 | ||
1.一种堆叠的半导体结构,其特征在于,所述堆叠的半导体结构包括:
第一晶圆,所述第一晶圆包括第一存储阵列;
第二晶圆,所述第二晶圆包括相对的第一面和第二面;所述第二晶圆的第一面包括第一外围电路,所述第二晶圆的第二面包括第二外围电路;
第三晶圆,所述第三晶圆包括第二存储阵列;
所述第一晶圆、所述第三晶圆分别与所述第二晶圆键合共同形成堆叠的半导体结构。
2.根据权利要求1所述的堆叠的半导体结构,其特征在于,所述第一晶圆和所述第二晶圆的第一面之间具有第一键合界面;所述第三晶圆和所述第二晶圆的第二面之间具有第二键合界面。
3.根据权利要求2所述的堆叠的半导体结构,其特征在于,
所述第一存储阵列包括第一布线层、第一电容阵列和第一栅极阵列;
所述第二存储阵列包括第二布线层、第二电容阵列和第二栅极阵列;
所述第一晶圆和所述第三晶圆分别通过所述第一布线层和所述第二布线层与所述第二晶圆键合。
4.根据权利要求3所述的堆叠的半导体结构,其特征在于,
所述第一外围电路和所述第二外围电路分别通过所述第一布线层和所述第二布线层控制所述第一存储阵列和所述第二存储阵列的读写。
5.根据权利要求3所述的堆叠的半导体结构,其特征在于,
所述第一电容阵列和所述第二电容阵列分别垂直连接于所述第一栅极阵列和所述第二栅极阵列;
所述第一栅极阵列和所述第二栅极阵列中的至少一个为垂直全包围栅极晶体管。
6.根据权利要求2所述的堆叠的半导体结构,其特征在于,所述第三晶圆还包括背离所述第二存储阵列的接触焊盘,所述接触焊盘通过贯穿所述第三晶圆的导电接触与所述第二存储阵列电连接。
7.根据权利要求1所述的堆叠的半导体结构,其特征在于,所述第一存储阵列和所述第二存储阵列中的至少一个为DRAM存储阵列。
8.一种堆叠的半导体结构的形成方法,其特征在于,所述方法包括:
分别形成第一晶圆、第二晶圆和第三晶圆;
所述第一晶圆包括第一存储阵列;
所述第二晶圆包括相对的第一面和第二面;所述第二晶圆的第一面包括第一外围电路,所述第二晶圆的第二面包括第二外围电路;
所述第三晶圆包括第二存储阵列;
将所述第一晶圆、所述第三晶圆分别与所述第二晶圆键合以共同形成堆叠的半导体结构。
9.根据权利要求8所述的形成方法,其特征在于,所述方法包括:
在所述第二晶圆的第一面形成所述第一外围电路之前,还包括形成具有掺杂元素的外延层。
10.根据权利要求9所述的形成方法,其特征在于,所述方法包括:
在形成所述第一外围电路之后,化学机械研磨去除所述第二晶圆的第二面上的非外延层,以暴露所述外延层的背面;
在所述外延层的背面形成所述第二外围电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310586538.4/1.html,转载请声明来源钻瓜专利网。