[发明专利]存储器故障测试方法在审
申请号: | 202310642714.1 | 申请日: | 2023-05-31 |
公开(公告)号: | CN116597889A | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | 钟岱山;陈斌斌;张有志 | 申请(专利权)人: | 粤芯半导体技术股份有限公司 |
主分类号: | G11C29/56 | 分类号: | G11C29/56 |
代理公司: | 上海思捷知识产权代理有限公司 31295 | 代理人: | 冯启正 |
地址: | 510000 广*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 故障测试 方法 | ||
本发明提供了一种存储器故障测试方法,包括:向每个地址写入反棋盘格数据;进行延时操作;从高地址向低地址依次进行读反棋盘格数据、读反棋盘格数据、写反棋盘格数据、读反棋盘格数据、写棋盘格数据、读棋盘格数据、写棋盘格数据和读棋盘格数据的操作;从高地址向低地址依次进行读棋盘格数据、写反棋盘格数据、写反棋盘格数据、读反棋盘格数据和写棋盘格数据的操作;从高地址向低地址依次进行读棋盘格数据、读棋盘格数据、写棋盘格数据、读棋盘格数据、写反棋盘格数据、读反棋盘格数据、写反棋盘格数据和读反棋盘格数据的操作;从高地址向低地址依次进行读反棋盘格数据、写棋盘格数据、写棋盘格数据、读棋盘格数据和写反棋盘格数据的操作。
技术领域
本发明涉及半导体测试技术领域,尤其是涉及一种存储器故障测试方法。
背景技术
随着存储器的容量越来越大,集成度越来越高,使得存储器内部的晶体管越来越密集,以及器件参数的微小浮动和特性的一些变化等情况下,导致存储器中出现的干扰故障问题日益突出。
目前主要的存储器算法测试主要是MarchC+算法,它拥有较高故障覆盖率且测试时间较短。例如,针对故障原语为r0;1/↓/–的故障,即某两个存储单元,存储单元a,b的状态为(r0,1)时,b单元出现1跳变为0。针对该故障的测试方法:先将存储器初始化为1,之后按照降序的顺序进行w0,r0操作,这样才能达到敏化状态(r0,1)的目的,由于故障数据为0,其正确的数据为1,所以在该两步操作之前加上一个r1操作,即可检测该故障。
但是测试的故障覆盖仍然不全面,覆盖率达不到100%。对于单一单元故障中的写干扰故障(WDF)和耦合故障中的写不变(CFdsxwx)等故障无法检测,对于双单元故障中的耦合写破坏故障(CFwd)也无法检测。
发明内容
本发明的目的在于提供一种存储器故障测试方法,可以测试到写干扰故障、干扰耦合写不变故障和耦合写破坏故障,从而可以提高故障测试的覆盖率,并且,还可以提高存储器故障测试的效率。
为了达到上述目的,本发明提供了一种存储器故障测试方法,包括:
向储存器的每个地址写入反棋盘格数据;
进行延时操作;
从高地址向低地址依次进行读反棋盘格数据、读反棋盘格数据、写反棋盘格数据、读反棋盘格数据、写棋盘格数据、读棋盘格数据、写棋盘格数据和读棋盘格数据的操作;
从高地址向低地址依次进行读棋盘格数据、写反棋盘格数据、写反棋盘格数据、读反棋盘格数据和写棋盘格数据的操作;
从高地址向低地址依次进行读棋盘格数据、读棋盘格数据、写棋盘格数据、读棋盘格数据、写反棋盘格数据、读反棋盘格数据、写反棋盘格数据和读反棋盘格数据的操作;
从高地址向低地址依次进行读反棋盘格数据、写棋盘格数据、写棋盘格数据、读棋盘格数据和写反棋盘格数据的操作;
其中,所述棋盘格数据为1开头,0和1交替设置的数字串,所述反棋盘格数据为0开头,1和0交替设置的数字串。
可选的,在所述的存储器故障测试方法中,还包括:在每次读操作和后将读取的数据与期望值进行比较,以产生测试结果。
可选的,在所述的存储器故障测试方法中,按照任意顺序向储存器的每个地址进行写入反棋盘格数据。
可选的,在所述的存储器故障测试方法中,从高地址向低地址依次写入反棋盘格数据。
可选的,在所述的存储器故障测试方法中,从低地址向高地址依次写入反棋盘格数据。
本发明还提供了一种存储器故障测试方法,包括:
向储存器的每个地址写入反棋盘格数据;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于粤芯半导体技术股份有限公司,未经粤芯半导体技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310642714.1/2.html,转载请声明来源钻瓜专利网。