[发明专利]测试结构及测试方法

说明书

本发明公开了一种测试结构及测试方法。该测试结构包括衬底；多个测试金属层，每个测试金属层均包括穿插设置的蛇形金属线和梳齿状结构；第一测试电极至第三测试电极，第一和第二测试电极分别与每个蛇形金属线的第一端和第二端相连，第三测试电极与每个梳齿状结构相连，使第一与第二测试电极间、第一与第三测试电极间、第二与第三测试电极间形成第一至第三测试支路；第一和第二测试电极与每个蛇形金属线间还串联有第一和第二预设MOS管；每个第一测试支路在相同测试电压下的电流不同，每个第二测试支路在相同测试电压下的电流不同，每个第三测试支路在相同测试电压下的电流不同。本发明中的测试结构可成倍的节省所占用的晶圆面积和测试次数。

技术领域

本发明涉及集成电路设计与制造过程中的电性测试技术领域，具体涉及一种测试结构及测试方法。

背景技术

集成电路发展的最典型特征包括：前段器件特征尺寸的缩短以及后段金属布线的日趋复杂。后段金属工艺主要是通过电连接为前段器件各个端口提供工作电源或信号路径，因此后段金属互联工艺至关重要。

为了监控后段金属互联工艺的稳定性，除了生产过程数据的管控以外，金属的各种电学特性比如金属的方块电阻、金属线的连接性和金属线之间的短路等情况也要被监控。因为金属的主要功能是作为互连线，因工艺异常导致的金属线短路和开路是其中重要的电性测试项目。

现有的关于后段金属开路和短路的测试结构，遵循分层单独设置的原则，也就是为一层金属互连层对应设置一套测试图形，这样的设置有很强的针对性，能很便捷的实现问题的溯源，但是也存在明显的弊端。因为纳米级集成电路制造工艺的金属互连层通常达6～10层甚至更多，若遵循上述原则来设置测试结构，一方面，形成所需的测试图形，需占用大量的切割道面积，另一方面，需要对每个测试图形都逐一进行电性测试，浪费测试资源。

因此如何减少测试资源的占用，提高测试效率并及时确定缺陷所在的位置是本领域技术人员需要解决的技术问题。

发明内容

鉴于上述问题，本发明的目的在于提供一种测试结构及测试方法，该测试结构能够成倍的节省所占的晶圆面积，同时还具有使用方便，测试简单，并且能准确反映出后段金属互联工艺的问题。

为实现上述目的，本发明第一方面是提供一种测试结构，包括：

衬底；

位于衬底上的至少两个测试金属层，每个测试金属层均包括穿插设置的蛇形金属线和梳齿状结构；

第一测试电极至第三测试电极，其中第一测试电极与每个测试金属层中的蛇形金属线的第一端分别相连，第二测试电极与每个测试金属层中的蛇形金属线的第二端分别相连，第三测试电极与每个测试金属层中的梳齿状结构相连，使第一测试电极与第二测试电极之间形成至少两个第一测试支路，第一测试电极与第三测试电极之间形成至少两个第二测试支路，第二测试电极与第三测试电极之间形成至少两个第三测试支路；

其中，在第一测试电极与每个测试金属层中的蛇形金属线的第一端之间还串联有第一预设MOS管，在第二测试电极与每个测试金属层的蛇形金属线的第二端之间还串联有第二预设MOS管；每个第一测试支路在相同测试电压下的电流不同，每个第二测试支路在相同测试电压下的电流不同，每个第三测试支路在相同测试电压下的电流不同。

优选地，同一第一测试支路中的第一预设MOS管和第二预设MOS管相同。

优选地，同一第一测试支路中的第一预设MOS管和第二预设MOS管能够通过蛇形金属线实现正向串联。

优选地，在测试结构中，所有第一预设MOS管和第二预设MOS管的开启电压的差异不超过10％，最好不超过5％。

优选地，第一预设MOS管和第二预设MOS管均分别基于衬底形成。

优选地，第三测试电极位于第一测试电极与第二测试电极之间；