[发明专利]一种内存信号的校准方法、装置、计算机设备及存储介质

说明书

本发明涉及计算机技术领域，公开了一种内存信号的校准方法、装置、计算机设备及存储介质，该方法包括：获取待校准信号的第一数量个采样点和采样点的第一时间间隔；在第一数量个采样点中选择第二数量个目标采样点，并采集目标采样点的第二时间间隔；根据目标采样点的电平有效性，获取对待校准信号进行校准时的第一延迟周期；在任意两两相邻目标采样点的电平有效性出现跳变的情况下，根据该相邻目标采样点之间采样点的电平有效性，获取对待校准信号进行校准时的第二延迟周期；根据第一延迟周期和第二延迟周期，校准待校准信号。本发明解决了对内存信号进行校准时，确定内存信号的延迟周期需要对每个内存信号进行多次采样，耗费时间较多的问题。

技术领域

本发明涉及计算机技术领域，具体涉及一种内存信号的校准方法、装置、计算机设备及存储介质。

背景技术

内存信号种类繁多且重要，一旦信号时序或信号质量不佳，就会对整个系统造成严重影响，所以开机前需要通过BIOS的内存参考代码(MRC)进行内存训练(memorytraining)，用于初始化内存控制器并对内存信号进行校准以优化读/写时序和电压以获得最佳表现。MRC的目标是以尽可能高效的方式启动内存，快速找到时序和电压的“最佳点”，以便内存启动并运行，并使计算机系统可以继续引导该内存。

内存训练的主要挑战包括：需要对启动时间、缺陷覆盖率以及故障隔离进行权衡。一般而言，MRC将最大限度地缩短启动时间，这意味着其缺陷覆盖率和故障隔离率可能较低。为了具有较高的缺陷覆盖率和故障隔离率，相关内存训练方法需要逐个对内存信号进行校准，并且需要多次采样，例如：相关技术针对控制信号进行校准时，一个信号需要采样256个点的电平，再根据采样结果确定控制信号的延迟周期，针对命令地址信号和数据信号进行校准时，需要对每个信号单独校准且每个信号需要采样256个点。对一个信号采样256个点的电平，耗费时间较多，且该256个点组成了2个延时时间，其步进(step)值较为粗糙。

因此，现有技术中存在对内存信号进行校准时，确定内存信号的延迟周期需要对每个内存信号进行多次采样，耗费时间较多的问题。

发明内容

有鉴于此，本发明提供了一种内存信号的校准方法、装置、计算机设备及存储介质，以解决现有技术中存在对内存信号进行校准时，确定内存信号的延迟周期需要对每个内存信号进行多次采样，耗费时间较多的问题。

第一方面，本发明提供了一种内存信号的校准方法，该方法包括：

获取待校准信号处于预设时钟周期内的第一数量个采样点和采集每个采样点的第一时间间隔，其中，第一时间间隔是由预设时钟周期和第一数量个采样点确定的；

根据预设步长在第一数量个采样点中选择第二数量个目标采样点，并采集每个目标采样点的第二时间间隔，其中，第二时间间隔是根据第一时间间隔和预设步长确定的；

根据各个目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第一延迟周期，其中，第一延迟周期是根据第二时间间隔和第三数量得到的；

在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据第一目标采样点和第二目标采样点之间采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第二延迟周期，其中，第一目标采样点和第二目标采样点为任意两两相邻目标采样点，第二延迟周期是根据第一时间间隔和第四数量得到的；

根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果。

本实施例提供的内存信号的校准方法，通过“粗采样”获取第一延迟周期，通过“细采样”获取第二延迟周期，利用第一延迟周期和第二延迟周期对待校准信号进行校准。通过“粗采样”和“细采样”，能够减少采样点的个数，缩短了对内存信号进行校准的时间以及整个memory training的时间。