[发明专利]系统级芯片及其制备方法

说明书

本发明涉及一种系统级芯片及其制备方法，其中系统级芯片包含：嵌入式存储模块、及其外围的数字模块，嵌入式存储模块中包含至少一个嵌入式存储单元，数字模块中包含第一MOS晶体管和至少一个标准单元；其中所述的标准单元包含第二MOS晶体管，所述的嵌入式存储单元包含第三MOS晶体管，第一、第二、和第三MOS晶体管各自包含一个栅极及其下方的栅氧层，其中第二和第三MOS晶体管的栅氧层厚度相同，都比第一MOS晶体管的栅氧层薄。本发明系统级芯片中外围标准单元和存储单元中的中栅氧晶体管，具有更小的面积、更低的工作电压、更小的功耗。

技术领域

本发明涉及一种系统级芯片及其制备方法，具体涉及一种包含数字模块和嵌入式存储模块的系统级芯片及其制备方法。

背景技术

系统级芯片（SOC）包含存储模块及其外围的数字模块。其中存储模块包括嵌入式和非嵌入式。嵌入式存储模块中包含嵌入式存储单元，存储单元中包含存储晶体管。外围的数字模块中包含逻辑晶体管（也可以称为外围逻辑晶体管）和标准单元，标准单元中也包含逻辑晶体管（也可以称为外围逻辑晶体管）。

外围逻辑晶体管和存储晶体管，有厚栅氧层和薄栅氧层的不同类型。厚栅氧层晶体管通常有5v器件，薄栅氧层晶体管通常有1.5v或1.8v器件。厚栅氧层晶体管器件可以称为高压晶体管器件，薄栅氧层晶体管器件可以称为低压晶体管器件。

外围标准单元和嵌入式存储单元，通常选用高压器件例如5v晶体管、或低压晶体管例如1.5v晶体管。它们分别有以下不足：高压晶体管的栅氧层较厚、阈值电压较高、面积较大、单位电容较小、而且不适用于较低电压例如5v以下；而低压晶体管的抗压性较小、而且不适用于较高电压例如1.5v以上。

因此，行业内需求结构和综合性能更优的新型晶体管，用于系统级芯片的外围标准单元和嵌入式存储单元中。

发明内容

本发明的主要目的在于提供一种系统级芯片及其制备方法，旨在以便捷高效低成本的方法，同时制备出性能更好的外围逻辑晶体管和存储晶体管。

本发明的第一方面涉及一种系统级芯片，包含：数字模块和嵌入式存储模块，数字模块中包含至少一个第一MOS晶体管和至少一个标准单元，嵌入式存储模块中包含至少一个嵌入式存储单元；其中所述的标准单元包含至少一个第二MOS晶体管，所述嵌入式存储单元包含至少一个第三MOS晶体管，所述的第一MOS晶体管、第二MOS晶体管、和第三MOS晶体管各自包含一个栅极及其下方的栅氧层，其中第二MOS晶体管和第三MOS晶体管的栅氧层厚度相同，都比第一MOS晶体管的栅氧层薄。

在一个优选的实施方式中，其中所述的第二MOS晶体管和第三MOS晶体管的栅氧层的厚度比第一MOS晶体管的少至少10埃，更优选少至少20埃。

在另一个优选的实施方式中，所述的第二MOS晶体管与第三MOS晶体管的栅氧层在同一制备工艺平台中的同一道步骤中形成。

在另一个优选的实施方式中，所述的数字模块还包含第四MOS晶体管，第四MOS晶体管包含一个栅极及其下方的栅氧层，其中所述第二MOS晶体管的栅氧层比第四MOS晶体管的栅氧层厚。更优选所述第二MOS晶体管的栅氧层的厚度比第四MOS晶体管的厚至少5埃。

在再一个优选的实施方式中，所述第二MOS晶体管和第三MOS晶体管的栅氧层厚度为30-190埃。

在再一个优选的实施方式中，所述的嵌入式存储单元是嵌入式非易失性存储单元，更优选是嵌入式多次可编程可擦除存储单元、或嵌入式闪存存储单元。

在再一个优选的实施方式中，所述的标准单元是反相器、与非门、或非门、三态缓冲区、锁存器、触发器、寄存器、选择器、或全加器。