[发明专利]一种半导体器件制备方法及半导体器件

说明书

本发明公开了一种半导体器件制备方法及半导体器件，该半导体器件制备方法包括：提供基底；刻蚀基底形成多个沟槽；制备第一氧化硅层，第一氧化硅层包括位于基底表面的第一氧化硅分部以及位于沟槽内的第二氧化硅分部；在第一氧化硅层远离基底的一侧制备牺牲结构；去除牺牲结构以及第一氧化硅分部，以暴露出第二氧化硅分部和基底；制备第二氧化硅层，第二氧化硅层包括位于基底表面的第三氧化硅分部以及位于沟槽内的第四氧化硅分部，第四氧化硅分部以及第二氧化硅分部填充沟槽。采用上述技术手段，通过制备牺牲结构能够在沟槽内分两步填充氧化硅，如此能够避免由于沟槽深宽比较大，在沟槽内形成孔洞或缝隙，进而提高半导体器件的性能及可靠性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件制备方法及半导体器件。

背景技术

在目前的半导体工艺制程中，沟槽隔离结构已经广泛应用于集成电路中，例如浅槽隔离(Shallow Trench Isolation，STI)、深沟槽隔离(Deep Trench Isolation，DTI)等，其主要作用是将晶体管隔离开来。

现有的深沟槽隔离结构中，通常采用氮化硅作为深沟槽刻蚀的硬质掩模板，接着通过光刻和刻蚀工艺做出深沟槽，然后利用化学气相沉积(Chemical Vapor Deposition，CVD)方法向沟槽中填充氧化硅，随之再利用化学机械抛光(Chemical MechanicalPolishing，CMP)工艺去除顶部多余的氧化硅，形成深沟槽隔离结构。但随着关键尺寸(Critical Dimension,CD)的减小，深沟槽填充氧化硅会变成一种高深宽比填充，因此深沟槽填充变得愈加困难，CVD工艺填充时由于开口过早封闭而形成空洞或者缝隙，从而降低深沟槽隔离结构的隔离效果，降低器件性能。

发明内容

本发明实施例提供了一种半导体器件制备方法及半导体器件，以提高半导体器件的性能及可靠性。

第一方面，本发明实施例提供了一种半导体器件制备方法，包括：

提供基底；

刻蚀所述基底形成多个沟槽；

制备第一氧化硅层，所述第一氧化硅层包括位于所述基底表面的第一氧化硅分部以及位于所述沟槽内的第二氧化硅分部；所述第一氧化硅层的厚度小于所述沟槽的深度；

在所述第一氧化硅层远离所述基底的一侧制备牺牲结构；

去除所述牺牲结构以及所述第一氧化硅分部，以暴露出所述第二氧化硅分部和所述基底；

制备第二氧化硅层，所述第二氧化硅层包括位于所述基底表面的第三氧化硅分部以及位于所述沟槽内的第四氧化硅分部，所述第四氧化硅分部以及所述第二氧化硅分部填充所述沟槽。

可选的，去除所述牺牲结构以及所述第一氧化硅分部，以暴露出所述第二氧化硅分部和所述基底，包括：

去除位于所述沟槽之外的所述牺牲结构以及所述第一氧化硅分部以暴露所述基底；

去除位于所述沟槽内的所述牺牲结构以暴露出所述第二氧化硅分部。

可选的，去除位于所述沟槽之外的所述牺牲结构以及所述第一氧化硅分部以暴露所述基底，包括：

采用化学机械剖光工艺去除位于所述沟槽之外的所述牺牲结构以及所述第一氧化硅分部以暴露所述基底；

去除位于所述沟槽内的所述牺牲结构以暴露出所述第二氧化硅分部，包括：

采用湿法刻蚀工艺去除位于所述沟槽内的所述牺牲结构以暴露出所述第二氧化硅分部。

可选的，采用湿法刻蚀工艺去除位于所述沟槽内的所述牺牲结构，包括：