[发明专利]一种SiC MOSFET及其制作工艺方法

说明书

本发明涉及一种SiC MOSFET及其制作工艺方法，其可降低寄生体二极管的续流损耗，同时可确保SiC MOSFET正常导通及其反向耐压特性，SiC MOSFET包括自下而上依次分布的漏极金属层、衬底、漂移层、栅极绝缘层、栅极、分布于栅极两侧的源极金属层、P+Ge掺杂区、阱区、源区，P+Ge掺杂区、阱区、源区位于漂移层内，阱区位于漂移层的两侧顶部区域，P+Ge掺杂区纵向贯穿阱区后与漂移层接触，并将阱区分割为两个区域：条形区、L型区，源区位于L型区的直角内侧，P+Ge掺杂区的外侧端与条形区的内侧端接触，P+Ge掺杂区的内侧端与源区外侧端、L型区的底部侧端接触，源极金属层位于源区、P+Ge掺杂区顶端，P+Ge掺杂区与漂移层形成异质结。

技术领域

本发明属于半导体技术领域，具体涉及一种导通压降可控的平面栅SiC MOSFET（Metal-Oxide-Semiconductor Field-Effect-Transistor）。

背景技术

碳化硅金属氧化物场效应晶体管（即SiC MOSFET）作为第三代半导体的典型代表，因具有寄生电容较小、击穿电场、体积小、散热快、能量损耗低等优点而被广泛应用于5G、智能汽车、电力电子等的高压高速开关中，当SiC MOSFET作为续流二极管使用时，由于其宽禁带的特点，存在于其源极和漏极之间的寄生体二极管比专用续流二极管有更高的正向压降，寄生体二极管的导通压降一般为2V-3V，远大于Si材料器件，在这种情况下，应用中就会出现寄生体二极管续流损耗大的问题。

发明内容

针对现有技术中存在的寄生体二极管续流损耗大技术问题，本申请提供了一种SiC MOSFET，其结构设计简单合理，可降低寄生体二极管的续流损耗。

为实现上述目的，本申请采用如下技术方案：

一种SiC MOSFET，其包括自下而上依次分布的漏极金属层、衬底、漂移层、栅极绝缘层、栅极、分布于栅极两侧的源极金属层，其特征在于，其还包括P+Ge掺杂区、阱区、源区，所述P+Ge掺杂区、阱区、源区位于所述漂移层内，所述阱区位于所述漂移层的两侧顶部区域，所述P+Ge掺杂区纵向贯穿所述阱区后与所述漂移层接触，并将所述阱区分割为两个区域：条形区、L型区，所述源区位于所述L型区的直角内侧，所述P+Ge掺杂区的外侧端与所述条形区的内侧端接触，所述P+Ge掺杂区的内侧端与所述源区外侧端、L型区的底部侧端接触，所述源极金属层位于所述源区、P+Ge掺杂区顶端，并分别与所述源区、P+Ge掺杂区形成欧姆接触，所述P+Ge掺杂区与所述漂移层形成异质结。

其进一步特征在于，

所述衬底为SiC衬底；

进一步的，所述P+Ge掺杂区的厚度是所述阱区最薄处厚度的160倍，所述P+Ge掺杂区的掺杂浓度是所述阱区的160分之一；

进一步的，所述阱区的掺杂浓度为6×10¹⁷cm-3~1.2×10¹⁸cm-3，所述源区的掺杂浓度为1×10¹⁸cm-3~2×10¹⁸cm-3；

进一步的，所述漂移层为N+SiC掺杂区，所述P+Ge掺杂区与所述N+SiC掺杂区形成异质结；

进一步的，所述L型区包括竖向区域、横向区域，所述竖向区域厚度范围为200nm~400nm，所述横向区域的厚度范围为20nm~50nm，所述源区厚度为所述横向区域与所述竖向区域厚度之差。

一种制作SiC MOSFET的方法，其特征在于，该方法包括：

S1、提供一衬底；

S2、在所述衬底的底端沉积漏极金属层，在所述衬底的顶端外延生长漂移层；

S3、向所述漂移层的两侧顶部注入离子，形成阱区；