[发明专利]射频类的芯片封装结构及方法

说明书

本发明涉及半导体封装技术领域，特指一种射频类的芯片封装结构及方法，该封装结构包括：内部形成有基岛的框架，侧部设有引脚，且引脚和基岛相对的侧面形成有一斜面和一竖向面，斜面与对应的竖向面间的夹角大于90°；芯片，其上设有铜柱，通过铜柱与基岛和引脚连接；设于基岛和引脚之上并包覆芯片的塑封结构，塑封结构还设于基岛和引脚之间。本发明的封装结构在框架的基岛和引脚的侧面形成斜面和竖向面，且斜面和竖向面间的夹角大于90°，以提升塑封时塑封料流动的稳定性并改善气泡空洞的问题。芯片通过铜柱与基岛和引脚连接，该铜柱采用Bump工艺制成，利用铜柱代替金线能够解决线材弧度不良和成本高的问题。

技术领域

本发明涉及半导体封装技术领域，特指一种射频类的芯片封装结构及方法。

背景技术

在半导体封装领域，射频类的产品采用打线（wire bonding）的方式实现芯片与框架引脚连接，如图1所示，芯片12通过DAF胶层15粘贴在框架11上，芯片12和框架11的引脚之间通过焊线14连接，塑封结构13包裹芯片12并将框架11上空隙填满。该射频类的产品对焊线14的弧度要求极为严格，打线形成的焊线14的弧度必须满足在一定的范围内，该焊线14的弧度过高或过低都会在测试时产生杂音而影响产品的质量。而在量产过程中，多台设备误差很容易出现焊线弧度不良的问题。另外，为了降噪需求，焊线的线材选用金线，这样使得制作成本较高。还有框架11的底部半蚀刻后形成了阴角，该阴角处易出现气泡排不出而使得塑封结构13在该阴角处形成空洞。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种射频类的芯片封装结构及方法，解决现有的射频类产品采用打线方式连接存在的易出现焊线弧度不良的问题、金线成本较高的问题以及塑封结构易形成空洞等的问题。

实现上述目的的技术方案是：

本发明提供了一种射频类的芯片封装结构，包括：

内部形成有基岛的框架，所述框架的侧部设有引脚，且所述引脚和所述基岛相对的侧面形成有一斜面和一竖向面，所述斜面与所述引脚和所述基岛的顶面连接，且所述斜面与对应的竖向面间的夹角大于90°；

芯片，其上设有铜柱，所述芯片通过所述铜柱与所述基岛和所述引脚连接；

设于所述基岛和所述引脚之上并包覆所述芯片的塑封结构，所述塑封结构还设于所述基岛和所述引脚之间。

本发明的封装结构在框架的基岛和引脚的侧面形成斜面和竖向面，且斜面和竖向面间的夹角大于90°，以提升塑封时塑封料流动的稳定性并改善气泡空洞的问题。芯片通过铜柱与基岛和引脚连接，该铜柱采用Bump工艺制成，利用铜柱代替金线能够解决线材弧度不良和成本高的问题，且铜柱在测试时不会产生噪音等问题，能够提升产品的质量，且可靠性高。

本发明射频类的芯片封装结构的进一步改进在于，所述基岛和所述引脚的顶面对应所述芯片上的铜柱设有定位槽。

本发明射频类的芯片封装结构的进一步改进在于，所述芯片内设有重布线层，所述重布线层与所述铜柱连接。

本发明射频类的芯片封装结构的进一步改进在于，所述基岛和所述引脚的竖向面的高度大于形成所述塑封结构的塑封颗粒的粒径。

本发明射频类的芯片封装结构的进一步改进在于，所述框架上设有镍钯金涂层。

本发明射频类的芯片封装结构的进一步改进在于，所述斜面与所述竖向面间的夹角为135°。

本发明还提供了一种射频类的芯片封装方法，包括如下步骤：

提供晶圆，对所提供的晶圆采用凸点工艺在晶圆的端口处形成铜柱；

对所述晶圆进行背面研磨；

对所述晶圆进行切割以形成多个芯片，所形成的芯片上设有铜柱；

提供框架，所提供的框架上设有基岛和引脚，且所述基岛和引脚相对的侧面形成有一斜面和一竖向面，所述斜面与所述引脚和所述基岛的顶面连接，且所述斜面与对应的竖向面间的夹角大于90°；