[发明专利]一种二极管ESD保护器件、集成电路及电子设备

说明书

本发明提供了一种二极管ESD保护器件、集成电路及电子设备，该二极管ESD保护器件在第一掺杂阱的两侧分别加入第二掺杂阱和第三掺杂阱，结合第一重掺杂区、第二重掺杂区和第三重掺杂区，形成两个对称的寄生SCR结构，在不影响本身的ESD保护能力的情况下，引入了新的体内寄生通道，这一新的体内寄生通道具备电流导通深度深，单位电流密度大，单位面积ESD保护效率高的特点，能够在总面积不变的情况下，适当缩小二极管导通部分面积，实现ESD防护能力的大幅度提升，同时其导通电阻也会相应降低，具备更好的电压钳位能力。

技术领域

本发明涉及半导体器件技术领域，更具体地说，涉及一种二极管ESD保护器件、集成电路及电子设备。

背景技术

芯片的静电放电（Electrostatic Discharge，简称ESD）防护设计是每一颗芯片必须具备的，该静电放电防护设计的目的在于保证芯片功能正常的情况下，防止静电能量对芯片内部的核心电路或者器件造成损伤。目前业界内静电能量主要通过两种模型进行刻画，分别是人体模型（Human Body Model，简称HBM）和器件充电模型（Charged DeviceMode，简称CDM）。

目前，在实际工程使用中二极管结构应用最为广泛，但是传统的二极管结构由于其导电通道贴近二极管结构的表层，且受限于PN结的面积，其ESD泄放能力和单位面积的效率依然偏低。特别是随着工艺结点的不断演进，相同面积下的二极管结构的ESD保护能力也在不断的下降。

发明内容

有鉴于此，为解决上述问题，本发明提供一种二极管ESD保护器件、集成电路及电子设备，技术方案如下：

一种二极管ESD保护器件，所述二极管ESD保护器件包括：衬底、第一重掺杂区、第二重掺杂区和第三重掺杂区；

所述衬底具有第一掺杂阱，以及位于所述第一掺杂阱两侧的第二掺杂阱和第三掺杂阱；

所述第一重掺杂区位于所述第一掺杂阱的表面；

所述第二重掺杂区位于所述第二掺杂阱的表面；

所述第三重掺杂区位于所述第三掺杂阱的表面；

其中，所述衬底、所述第一掺杂阱、所述第二重掺杂区和所述第三重掺杂区的掺杂类型为第一掺杂类型，所述第二掺杂阱、所述第三掺杂阱和所述第一重掺杂区的掺杂类型为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型不同。

优选的，在上述二极管ESD保护器件中，所述第一重掺杂区与所述第二重掺杂区之间的间距为D1；

所述第一重掺杂区与所述第三重掺杂区之间的间距为D2；

其中，D1=D2。

优选的，在上述二极管ESD保护器件中，所述第二重掺杂区和所述第三重掺杂区为一体成型结构；

所述第一重掺杂区位于所述一体成型结构所围成的区域内。

优选的，在上述二极管ESD保护器件中，所述第一掺杂类型为P型掺杂；

所述第二掺杂类型为N型掺杂。

优选的，在上述二极管ESD保护器件中，所述二极管ESD保护器件还包括：

位于所述第一重掺杂区和所述第二重掺杂区之间的第四重掺杂区；

位于所述第一重掺杂区和所述第三重掺杂区之间的第五重掺杂区；

其中，所述第四重掺杂区和所述第五重掺杂区位于所述第一掺杂阱的表面，所述第四重掺杂区和所述第五重掺杂区的掺杂类型为第一掺杂类型。

优选的，在上述二极管ESD保护器件中，所述第一重掺杂区连接第一电极；

所述第二重掺杂区、所述第三重掺杂区、所述第四重掺杂区和所述第五重掺杂区连接第二电极，所述第一电极和所述第二电极中其中一个为正极，另一个为负极。

优选的，在上述二极管ESD保护器件中，所述二极管ESD保护器件还包括：