[实用新型]一种延时链路、锁相环及电子设备

权利要求书

1.一种延时链路，其特征在于，包括：

延时器件串，所述延时器件串包括串联的N个延时器件，N为大于等于2的正整数；

负载，用于延长信号通过所述延时器件串的延时时间；

切换电路，与所述负载及所述延时器件串中的M个延时器件连接，M为大于等于2且小于等于N的正整数；所述切换电路，用于切换所述负载与所述M个延时器件的连通状态，以保证同一时刻所述负载仅作用于所述M个延时器件中的一个延时器件上。

2.根据权利要求1所述的延时链路，其特征在于，所述切换电路包括：与所述M个延时器件一一对应的M个切换开关，所述M个切换开关还均与所述负载连接。

3.根据权利要求2所述的延时链路，其特征在于，所述切换开关为晶体管开关。

4.根据权利要求1所述的延时链路，其特征在于，若所述M为2，所述切换电路包括：

逻辑门，所述逻辑门的两个输入端与两个延时器件一一连接，所述逻辑门，用于根据所述两个延时器件的输出信号进行逻辑操作；

第一晶体管，所述第一晶体管的输入端与所述两个延时器件中的一个延时器件的输出端连接，所述第一晶体管的输出端与所述负载连接，所述第一晶体管的控制端与所述逻辑门的输出端连接；

第二晶体管，所述第二晶体管的输入端与所述两个延时器件中的另一个延时器件的输出端连接，所述第二晶体管的输出端与所述负载连接，所述第二晶体管的控制端与所述逻辑门的输出端连接；

其中，所述第一晶体管的类型和所述第二晶体管的类型相反。

5.根据权利要求4所述的延时链路，其特征在于，所述切换电路还包括：

第一反相器，所述第一反相器的输入端与所述逻辑门的输出端连接；

第三晶体管，所述第三晶体管的输入端与所述两个延时器件中的一个延时器件的输出端连接，所述第三晶体管的输出端与所述负载连接，所述第三晶体管的控制端与所述第一反相器的输出端连接，所述第三晶体管的类型和所述第一晶体管的类型相反，所述第三晶体管和所述第一晶体管形成传输门。

6.根据权利要求5所述的延时链路，其特征在于，所述切换电路还包括：

第二反相器，所述第二反相器的输入端与所述逻辑门的输出端连接；

第四晶体管，所述第四晶体管的输入端与所述两个延时器件中的另一个延时器件的输出端连接，所述第四晶体管的输出端与所述负载连接，所述第四晶体管的控制端与所述第二反相器的输出端连接，所述第四晶体管和所述第二晶体管形成传输门。

7.根据权利要求6所述的延时链路，其特征在于，所述逻辑门为异或门，所述第一晶体管、所述第四晶体管为PMOS管，所述第二晶体管、所述第三晶体管为NMOS管。

8.根据权利要求1所述的延时链路，其特征在于，所述M个延时器件的时序需要满足：当目标延时器件输出端的信号从高电平跳边到低电平或从低电平跳边到高电平时，有时间将所述负载切换并作用于所述目标延时器件上，其中，目标延时器件为所述M个延时器件中的任一个延时器件。

9.一种锁相环，其特征在于，包括：如权利要求1-8任一项所述的延时链路。

10.一种电子设备，其特征在于，包括：如权利要求1-8任一项所述的延时链路，或者，如权利要求9所述的锁相环。