[实用新型]一种延时链路、锁相环及电子设备

说明书

本申请涉及一种延时链路、锁相环及电子设备，属于电子电路技术领域。该延时链路包括：延时器件串、负载和切换电路；延时器件串包括串联的N个延时器件，N为大于等于2的正整数；负载用于延长信号通过延时器件串的延时时间；切换电路与负载及延时器件串中的M个延时器件连接，M为大于等于2且小于等于N的正整数；切换电路，用于切换负载与M个延时器件的连通状态，以保证同一时刻负载仅作用于M个延时器件中的一个延时器件上。本申请中，不再是每一级延时器件都连接一个负载，而是采用多个延时器件循环复用负载的方式，来减少负载的使用，从而不需要大量的面积来放置负载，能有效减少芯片面积，以及降低功耗。

技术领域

本申请属于电子电路技术领域，具体涉及一种延时链路、锁相环及电子设备。

背景技术

在芯片设计中，会有很多延时链路(Delay Chain)的使用，目的是提供固定、可控的延时，使信号延时(Delay)一段时间，以满足系统应用需求。

在延时管控中，会使用负载(如电容)作为调节延时的手段，某些还会使用可调节负载(如可调电容)作为获得精准延时的手段。图1为一个比较典型的延时链路，其中三角形表示一个缓冲器(Buffer)，由两个反相器组成。调节从输入(IN)到输出(8)的延时的常规方法有：a、增加延时链路的级数，例如上图是8级，可以增加到8级以上，如9、10、11……等；b、增加负载电容的大小，使得信号通过每一级需要更长的时间。

由于传统的延时链路每一级都会使用负载电容作为调节延时的手段，这样会导致芯片需要大量的面积放置负载电容，造成芯片面积大及功耗高。

实用新型内容

鉴于此，本申请的目的在于提供一种延时链路、锁相环及电子设备，以改善现有延时链路的面积大及功耗高的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种延时链路，包括：延时器件串、负载以及切换电路；所述延时器件串包括串联的N个延时器件，N为大于等于2的正整数；负载，用于延长信号通过所述延时器件串的延时时间；切换电路与所述负载及所述延时器件串中的M个延时器件连接，M为大于等于2且小于等于N的正整数；所述切换电路，用于切换所述负载与所述M个延时器件的连通状态，以保证同一时刻所述负载仅作用于所述M个延时器件中的一个延时器件上。

本申请实施例中，不再是每一级延时器件都连接一个负载，而是采用多个延时器件通过切换电路连接一个负载，通过切换电路实现多个延时器件循环复用一个负载的方式，来减少负载的使用，有效减少了负载的数量，从而不需要大量的面积来放置大量负载，能有效减少芯片面积，以及降低功耗。

结合第一方面实施例的一种可能的实施方式，所述切换电路包括：与所述M个延时器件一一对应的M个切换开关，所述M个切换开关还均与所述负载连接。

本申请实施例中，采用切换开关来构成切换电路，使得通过控制切换开关便可决定将该负载挂载(作用于)哪一个延时器件上，具有电路结构简单、灵活的优点。

结合第一方面实施例的一种可能的实施方式，所述切换开关为晶体管开关。

本申请实施例中，采用晶体管开关来作为切换开关，由于晶体管开关具有体积小、灵敏度高、以及价格便宜的有点，这样可以进一步增强切换电路的性价比。

结合第一方面实施例的一种可能的实施方式，若所述M为2，所述切换电路包括：逻辑门、第一晶体管、第二晶体管；所述逻辑门的两个输入端与两个延时器件一一连接，所述逻辑门，用于根据所述两个延时器件的输出信号进行逻辑操作；所述第一晶体管的输入端与所述两个延时器件中的一个延时器件的输出端连接，所述第一晶体管的输出端与所述负载连接，所述第一晶体管的控制端与所述逻辑门的输出端连接；所述第二晶体管的输入端与所述两个延时器件中的另一个延时器件的输出端连接，所述第二晶体管的输出端与所述负载连接，所述第二晶体管的控制端与所述逻辑门的输出端连接；其中，所述第一晶体管的类型和所述第二晶体管的类型相反。