[实用新型]一种MCOC结构的QFN8X8-68L封装框架

说明书

本实用新型提供了一种MCOC结构的QFN8X8‑68L封装框架，包括基岛以及置于基岛周侧的多个管脚，所述基岛上设有至少两个芯片固定区，且有多个管脚分别与芯片固定区相对应，以便于芯片固定区中的芯片与管脚电连接；基岛的四个角向外延伸出连接筋，且连接筋外端和与该连接筋相邻的管脚的外侧边沿平齐。本实用新型采用在基岛上设置多个芯片固定区，使得基岛上能固定多块芯片，缩短芯片之间的间距，同时增大了芯片的散热面积，通过基岛的角的连接筋与周边的框架连接，使得基岛在生产之前保持平整，以便于对芯片的焊窗之间进行打线电连接。

技术领域

本实用新型属于芯片封装技术领域，尤其是涉及一种MCOC结构的QFN8X8-68L封装框架。

背景技术

MCOC(multi chip on chip process)是一种多芯片组件的叠装封装结构，在IC集成电路中，为了实现电器功能，需要多种芯片相互配合使用，此时，为了满足电路要求，需要通过多种相应的框架与芯片结合成相应的电路器件，使得芯片固定在电路中，现有的封装结构大多采用单芯片的封装形式，在使用多种芯片相配合实现一种功能时，需要在电路板上额外的设置导线，实现各器件间的电路连接，如此一来，导致了各个器件之间的电阻增加，增加能耗和占地面积，同时器件之间的电流会增加芯片的电磁干扰，而部分多芯片的封装也大多采用将芯片叠加摞放的方式进行封装，多个芯片之间间隙较小，当芯片摞放较多时，会影响芯片的散热效率，而且为了便于框架生产和与封装材料的结合，框架的结构以及合理布局也需要着重考虑。

实用新型内容

有鉴于此，本实用新型旨在提出一种MCOC结构的QFN8X8-68L封装框架，以对多个芯片进行封装，从而减少芯片之间的间距，降低线路电阻和电磁干扰，同时便于框架生产。

为达到上述目的，本实用新型的技术方案是这样实现的：

一种MCOC结构的QFN8X8-68L封装框架，包括基岛以及置于基岛周侧的多个管脚，所述基岛上设有至少两个芯片固定区，且有多个管脚分别与芯片固定区相对应，以便于芯片固定区中的芯片与管脚电连接；基岛的四个角向外延伸出连接筋，且连接筋外端和与该连接筋相邻的管脚的外侧边沿平齐。

进一步的，所述连接筋的外端沿其两侧相邻的管脚的长度方向分别延伸出一根连接脚。

进一步的，所述连接脚的外端向内收缩形成第一薄弱部。

进一步的，与连接筋相邻的管脚的边角处开有避让倒角，使得管脚与连接筋之间形成安全间隙。

进一步的，所述连接脚的长度方向和与其向相邻的管脚的长度方向平行。

进一步的，每根连接筋上的两根连接脚相互垂直。

进一步的，每个所述管脚外侧设有第二薄弱部。

进一步的，所述基岛背离芯片固定区的表面边缘设有半蚀刻区。

进一步的，每个管脚的背离芯片固定区的表面边缘设有半蚀刻区。

进一步的，每个所述管脚与芯片固定区同一侧的表面通过半蚀刻的方式开有凹槽。

进一步的，所述管脚和基岛背离芯片固定区的一侧表面电镀有导电层。

相对于现有技术，本实用新型所述的一种MCOC结构的QFN8X8-68L封装框架具有以下优势：

本实用新型采用在基岛上设置多个芯片固定区，使得基岛上能固定多块芯片，缩短芯片之间的间距，同时增大了芯片的散热面积，通过基岛的角的连接筋与周边的框架连接，使得基岛在生产之前保持平整，以便于对芯片的焊窗之间进行打线电连接；

采用在连接筋外端设置两根连接脚，通过连接脚分别与自身相邻的其他框架连接，使得生产过程中的框架之间的连接更可靠牢固，同时，使得一个连接脚在切割过程中只受到一次剪切，防止多次剪切导致的连接脚变形；