[其他]制造半导体集成电路的隔离方法

说明书

制造半导体集成电路的隔离方法，特别是用反向扩散方法，制造超高频电路的隔离方法。

半导体集成电路常规的P-n结隔离工艺是在P-Si衬底上做N⁺埋层扩散，再做N型外延生长，然后做P⁺杂质隔离扩散。使杂质由外延层上向外延层下扩散，穿透外延层和衬底相通，形成隔离。该工艺存在着横向扩散。因此，在设计集成电路时，必须要考虑因隔离和隔离扩散所要留出的空余面积。该面积占了电路总面积的不小比例。隔离电容起相当的作用，其作用使晶体管高频特性变坏。同时，使集成电路的集成度也难以提高。为了解决上述问题，曾出现了许多种在常规P-n结隔离基础上发展起来的新型隔离工艺。由J59167-035和J59108-325、两篇专利文献得知，将P-n结隔离改为介质隔离的方法，是在硅衬底上刻蚀的U型槽中沉积绝缘物质，作为隔离介质。它缩小为隔离而占有的面积，提高集成度。但是工艺复杂，流程长，不容易控制，工艺上实现目前仍较困难。

本发明的目的在于找出一种比常规的P-n结隔离工艺简单，隔离特性好的工艺，还能成倍缩小管芯面积，提高集成度和频率。

本发明选用P-Si片做衬底，N型外延层，BN作P型杂质P⁺。即在P型衬底上做起隔离作用的P⁺硼扩散和N⁺埋层砷扩散，再外延-N型层，然后用干氧氧化方法，使P型硼杂质反向扩散，由下至上的穿透外延层，达到隔离的目的。

附图说明：图1A是P-Si衬底制造予隔离的扩散工艺;图1B是制造埋层扩散工艺;图1C是制造外延生长工艺;图1D是氧化制造工艺;图1E是依本发明制造的8HP10超高频双极型线性电路的一个实施例;图2是在P-Si衬底上制造反向扩散P-n结隔离的立体剖面图;图3是利用本发明制造的8HP10超高频集成电路的内部电路。

以下结合附图对发明作进一步描述。发明的内容可由图1A～1D来说明。在图1A中，在P-Si衬底（1）氧化后，用光刻的方法，刻出窗口，作P⁺予隔离扩散（2）;在图1B中，在P-Si衬底（1）上光刻埋层窗口，做N+埋层扩散（3）;在图1C中，漂去P-Si衬底上的SiO₂层，生长N型外延层（4）;在图1D中，置硅片于干氧气氛中，进行氧化，使P⁺予隔离扩散杂质（2）由下至上反向扩散，呈园锥形穿透外延层，形成反向P-n结隔离槽（5）;该隔离槽（5）不仅在外延层（4）上没有横向扩散，反而使它的尺寸变小;并在外延层（4）上形成SiO₂层（10），此二氧化硅作为随后工序的掩膜。