[其他]用低电流驱动三态门阵列的驱动电路

说明书

本发明是关于一种驱动电路，它能同步并迅速地用低驱动电流使一个三态门阵列复杂输出缓冲器进入或脱离一种悬浮的第三态。

门阵列电路的先有技术是众所周知的。这种电路的特征是包括标准的元件结构，例如输入/输出引线端，门，输出缓冲器和驱动器，每个驱动器都有通过一层或多层金属层相互联结的端点。这种门阵列的使用者选择一种特别标准形态的元件，然后设计一些独特的金属层样式与标准形状的元件联结成一种按规格改制的形状。这种金属层是高度密集的，因此，金属层中的每个导体都需要尽可能的薄。

如下面较详细描述的，先有技术中门阵列电路的缺点是要大电流的控制信号以设置每个特别组的输出缓冲器进入或脱离第三悬浮状态。由于许多输出缓冲器同时受同样的三态控制信号所控制，所以较好的是采用一条扇出形式的控制线路，将三态控制信号提供给复杂输出缓冲器。然而，考虑到需要较大的电流。而标准宽度的导体是不能承受这种扁出形式排列所需电流的，所以每一输出缓冲器的三态控制输入端都要有一条独立的控制线，从而使先有技术门阵列中存在的密集度问题更显突出了。

本发明的一个目的是给门阵列提供一个驱动电路，允许在每一组输出缓冲器中用一单个，窄宽度扇出导体以控制复杂输出缓冲器的浮动状态。

其他目的和本发明的优点，一部分将在下面阐述，另一部分从描述中可以清楚地理解或者从本发明的实践中学到。

为达到上述目的及与在此已具体化及广泛描述过的本发明目的相一致，提供了一个使三态门阵列的复杂输出缓冲器同步进入或脱离浮动三态的驱动电路，该电路包括（a）复杂缓冲器的驱动晶体管，每个输出缓冲器有一个，每个缓冲器的驱动晶体管都有一条原电流通路接至各个输出缓冲器的三态控制输入端，并且每个缓冲器的驱动晶体管还有一个控制极;（b），一个第一电组;（c），一个共用驱动晶体管，具有一个原电流通路，经过第一电阻器与地相接;（d），一个导体，用以将共用驱动晶体管的原电流通路及第一电阻器的结点与每个缓冲器的驱动晶体管截止时导体对地放电的箝位电路，该箝位电路包括一个箝位晶体管，这个晶体管在导体和地之间有一条原电流通路，并且有一个控制极，该箝位电路还具有一个与共用驱动晶体管相接的微分电路，用以检测共用驱动晶体管关断脉冲的前沿，并且和箝位晶体管的控制极相接，在检测到脉冲前沿时，将箝位晶体管瞬时导通，从而迅速使导体箝制接地。

图1所示为先有技术中门阵列元件结构的方块图。

图2为先有技术中门阵列的一部分金属层的图示。

图3为先有技术中门阵列的驱动器和输出缓冲器的简图。

图4为与本发明项目的学说相应的驱动器电路的图解说明。

现在参考附图，包括先有技术图1-3。

三态门阵列对于熟悉本技术领域的人来说是熟知的。一种这类陈列的符号说明示于图1。在芯片10上包括复杂输入/输出引线端12-1至12-N₁，复杂门14-1至14-N₂，复杂输出缓冲器16-1至16-N₃及复杂驱动器18-1至18-N₄。14-1至14-N₂每个门具有两个输入端20，22及一个输出端24。从16-1至16-N₃的每个输出缓冲器具有高/低输入端26，一根三态控制输入端28及一根输出端30。从18-1至18-N₄的每个驱动器有一根输入端32及一根输出端34。

从12-1至12-N₁的引线端可以用作输入端或输出端，由芯片10的最终使用者自己来确定。从14-1至14-N₂的每个门的输入端20和22可以联结成从引线端12-1至12-N₁接收信号，或者联结成从另一个门14-1至14-N₂的输出端24得到信号。相应地，门14-1至门14-N₂可以由最终使用者所选择的方式串联。