[其他]用低速器件合成565兆毕特/秒最长线性移位寄存器序列的电路无效
| 申请号： | 85106753 | 申请日： | 1985-09-10 |
| 公开（公告）号： | CN85106753B | 公开（公告）日： | 1988-06-29 |
| 发明（设计）人： | 李秉钧 | 申请（专利权）人： | 邮电部第五研究所 |
| 主分类号： | H03K5/156 | 分类号： | H03K5/156;H03M9/00 |
| 代理公司： | 邮电部专利服务中心 | 代理人： | 李东,姚景兰 |
| 地址： | 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 低速 器件 合成 565 兆毕特 最长 线性 移位寄存器 序列 电路 | ||
【权利要求书】：
1、一种用低速器件合成565兆毕特/秒最长线性移位寄存器序列的电路，本发明的特征在于其电路是由三部分组成：速率为565MHZ/n的M序列发生器〔1〕，n可以取4或8;组合逻辑电路〔2〕，将〔1〕的一部分输出接入〔2〕，用模二加方法组合成速率为565/n兆毕特/秒的n个输出支路的M序列;并串变换电路〔3〕，将组合逻辑的n个输出进行并行输入串行输出变换，得到一个速率为565兆毕特/秒的M序列输出。
2、按照权利要求1所述的这种电路，其特征在于所说的并串变换电路可由输出端具有线或功能的D触发器来实现。
3、按照权利要求1所述的这种电路，其特征在于所说的并串变换电路可由八分频加译码选通，门的输出端具有线或功能来实现。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于邮电部第五研究所，未经邮电部第五研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/85106753/1.html，转载请声明来源钻瓜专利网。
