[其他]用于数字信号的延迟电路

权利要求书

1、用于数字信号(ds)的延迟电路，该数字信号是由固定频率的取样信号(fa)所定时的模拟-数字转换器从带限的模拟信号中形成的，而且，通过由取样信号周期的非整数倍而延迟数字信号，其特征在于有下列特性：

第一数字延迟组件(V1)，它提供等于取样周期的延迟(V)，跟随其后的第一乘法器(m1)，用来将其输出乘以非整数倍的小于1的部分-b，它们一起构成了第一并联支路；

乘以因子(1-b)的第二乘法器接在第二并联支路中；

第一和第二输入端分别与第一和第二并联支路相连的第一加法器(a1)之后有一数字峰值滤波器(pf)，该滤波器是由取样信号(fa)定时的，而且如果可能，滤波器将在频率范围上升到取样频率一半之处对由两个支路和第一加法器(a1)形成的分支电路的幅-频响应进行补偿：

2、如权利要求1的一种延迟电路，其特征在于具有下述特性：

小于1的部分（b）是0.5;

在峰值滤波器后面接的是将其输出乘以非整数倍的小于1部分（b）的第三乘法器（m3），它的输出端被连至第二加法器（a2）的第一输入端;

两个并联支路的输入都与第二数字延迟组件（V2）的输入相连，它提供了等于取样周期整数倍的延迟（V′），该取样周期是在b＝0.5的条件下按权利要求1的延迟电路总延迟的下一个较小或较长的取样周期;

第二数字延迟组件（V2）后面接有一第四乘法器（m4），该乘法器将第二数字延迟组件的输出与因子（1-d）相乘，然后其输出加至第二加法器（a2）的输入端。

3、如权利要求2的延迟电路，其特征在于：该第二延迟电路（a2）后接一附加的峰值滤波器;

4、权利要求2的延迟电路，其特征在于具有下述特征：

具有等于取样周期的延迟（V）的第一、第二和第三延迟级（VS1、VS2、VS3）是级联的;

第一延迟级（VS1）的输入与第一加法器（a3）的第一输入端相连，而第一延迟级（VS1）的输出加至第四加法器（a4）的第一输入端，第四加法器的第二输入端与第三延迟级（VS3）的输入相连，第三延迟级的输出又加至第三加法器（a3）的第二输入端;

第三加法器（a3）的输出加至第一减法器（S1）的被减数输入端，第四加法器（a4）的输出加至第一减法器（S1）的减数输入端，该第一减法器（S1）的输出经过第五乘法器（m5）（它将第一减法器的输出与峰值因子（f）相乘）连到第五加法器（a5）的第一输入，第五加法器的第二输入与第四加法器（a4）的输出相连，而其输出通过第一乘法器（m1）加到第二减法器（S2）的被减数输入端，该第二减法器的减数输入端与电开关（S）的输出相连。

电开关（S）的第一输入与第一延迟级（VS1）的输出相连，第二输入与第二延迟级（VS2）的输出相连;

第二减法器（S2）的输出通过第三乘法器（m3）加至第二加法器（a2）的第一输入端，而电开关（S）的输出加至第二加法器（a2）的第二输入端;

对于在V和1.5V之间设置的总延迟而言，电开关（S）的第一输入必须被连到开关的输出端，而对于大于1.5V到2.0V的总延迟而言，必须把电开关的第二输入端与电开关的输出端相连。