[其他]有自测试能力的超大规模集成电路

说明书

本发明一般地与在一系统中集成电路的内装的故障测试有关，更具体地说与在芯片级及电路板级上的超大规模集成电路的自测试特点有关。

由于技术需要的增加，集成电路的密集度和功能的多样化日益增加。此外这些集成电路处理数据的速度也不断增加。这些器件一般称为超大规模集成电路（VLSI）。为了可靠地实现超大规模集成电路器件，已发展新技术来制造半导体芯片级的器件及封装芯片。因为超大规模集成电路还必须与外围电路相连，因而必须有一些输出口，控制口等，故对此增长的密度及速度有着一些固有的缺点。由于一块超大规模集成电路芯片能完成大量功能，与器件所完成的功能数相比，接口连接数或集成电路引脚数相对较少。结果是查找内部功能的故障以及对内部功能进行失效分析因不易接触而感到困难，因为接口连接的使用必须最佳化，且他们一般取决于器件的功能方式而不是测试方式。

一旦利用超大规模集成电路制造一系统，保持对超大规模集成电路的芯片及其装入的系统的内装测试的一些形式是很重要的。此测试可在许多等级上完成，如芯片级、电路板级及系统级，其中芯片级是最低级。内装测试的目的是在完成所要的功能之前确定该系统是否能满足操作说明规定的要求，失效的形式可能是在连接器及不同元件之间的相互连接有故障，电路板上各超大规模集成电路芯片之间有故障，或者甚至在超大规模集成电路芯片的引脚与电路板本身之间有故障。在芯片级，失效可能有两种形式，即在芯片的功能部分有故障或在芯片的功能部分与集成电路引脚之间的接口电路有故障。集成电路芯片失效有很大百分比是由于输出接口电路有故障。在电路板级，失效或由于在印刷电路板上相互连接不良或者集成电路引脚与板上的互连图形的接触有毛病。系统级故障的形式通常是控制总线与信号总线之间的连接有故障。

在系统测试方面，已有技术的系统利用中央的处理机或产生各种测试图形输入到系统中每个器件的类似的外围设备。每个器件的功能也加以控制以便每个器件都能独立测试，或者控制不同电路板上的不同电路以预定方式相互作用，并输出预定的信号。将此任一种测试型式的输出信号与期望的结果相比，并对测试结果是否在可接受的工作范围内作出决定。如果该结果不在可接受的范围之内，则该系统定为失效，必需或者修理，或者更换。

为了在系统级，电路板级或芯片级上对系统进行内装测试，最好不同等级都能各自响应单个快速信号而进行自测试。此自测试需要与正常功能电路不同的内装测试电路。这些测试电路产生测试信号，处理输出信号，并控制一般测试本身。现有的提供单个元件的内装测试的系统需要在集成电路上设专用引脚，以便允许接触到集成电路的功能部分。这可能需要大量的专用引脚，因此是一个缺点。将集成电路引脚专用于测试是人们所不希望的，只要可能就应将其减到最少。

由于有以上缺点，对于自测试超大规模集成电路存在着一种需要，即在测试方式中，不需要使用大量的专用集成电路引脚来与超大规模集成电路相连。

在此公开并请求专利保护的本发明包括用以测试功能电路块的自测试电路。自测试电路包括测试图形发生器电路，它根据贮存的测试程序产生测试图形输入到功能电路。然后将功能电路的输出输入到比较电路将经过处理的测试图形信号与预定测试标准相比较。如果在处理的输出数据及预定测试标准之间未作出有效比较，则在测试程序末尾产生一故障信号。至此，在通过接口出入口从外部源接收到触发信号后即开始产生测试图形。此接口出入口还提供一通路，通过此通路将故障信号发送到外部装置。

在本发明的另一个实施例中，测试程序贮存在集成电路上的贮存位置，且控制电路以预定顺序访问此测试图形。测试图形存贮电路的输出连到功能电路块的输入，并可由控制电路寻址。比较器接收由功能电路块输出的处理的测试图形数据，并将此与由控制电路产生的预定测试标准相比较。控制电路还根据贮存的测试程序确定功能电路块的功能。

为了更完整地理解本发明及其优点，现在结合附图作下列说明以作参考，附图中包括：

图1图示在自测试超大规模集成电路芯片上的功能电路及有关测试电路的示意方块图;

图2图示图1的超大规模集成电路芯片的展开的方块图;

图3图示图2的功能电路的示意方块图;

图4图示以环形接法连接的超大规模集成电路器件的网络;

图5图示测试出入口接口的方块图;

图6图示位协议的波形图;

图7图示测试出入口接口电路的示意图;

图8图示选择标记电路的示意方块图;

图9图示方向探测电路的示意方块图;及