[发明专利]高密度互补型金属氧化物半导体集成电路制造工艺

说明书

本发明涉及半导体器件，更特别地，涉及用于超大规模集成电路（VLSI）动态存贮器或同类器件类型的互补型金属氧化物半导体电路的制造方法。

由批准给麦莱克赛恩特（Mcaiexander）、怀特（White）和劳（Rao）并转让给得克萨斯仪器公司的美国专利号为4239993的美国专利里所显示的动态读/写存贮器已通过在美国专利号为4055444或4240092里所揭示的N沟、自对准、硅栅工艺制造。对于低功率的要求已导致互补型金属氧化物半导体（CMOS）工艺的更广泛的使用，例如，在专利号为4295897的美国专利所揭示的，而在256千比特或1兆比特动态随机存取存贮器里的较高密度进一步有必要使用几何结构更小的器件，这就出现对准、步进覆盖范围、凹蚀等问题。由道尔林（Doering）和阿姆斯特朗（Armstrong）在1984年7月2日提交并已转让给得克萨斯仪器公司的流水号为626572的共同待批申请案阐述了用适用于1兆比特大小的存贮器列阵的场平板隔离和埋置在N+源/漏区以及位线的双阱互补型金属氧化物半导体（CMOS）工艺。

本发明的主要目的是为制造用于半导体存贮器或同类的器件，特别是低功率、高密度器件提供改进的简化的方法，另一个目的是提供如可用于制造高密度动态随机存取存贮器的、改进的互补型金属氧化物半导体工艺。

按照本发明的一个实施例，一个半导体器件，比如一个动态读写存贮器或同类器件是通过使用最少数量光掩膜板的双阱互补型金属氧化物半导体工艺制成的。在氮化物构成的凹口里形成场氧化物隔离区，从而提供一个比较平坦的表面，并且使产生的侵蚀最少。P沟和N沟晶体管都是由硅化，离子注入，源/漏区，自对准栅，在侧壁氧化层安置好后使用一种注入物，提供轻掺杂的漏极所构成。P沟和N沟晶体管的阈值电压是由区槽注入，而不是通过起阈值调整作用的分离的离子注入步骤来建立的。

被认作是本发明特征的新颖的特点将在以下的从属权项里加以阐明。然而，发明本身以及它的其他特点和优点，通过参看下面的详细描述，结合附图阅读，就能完全理解。其中：

图1-13是半导体芯片的非常小的一部分的截面的大大地放大了的剖视图，它显示在一个半导体器件，诸如动态存贮器或同类的器件里的两个晶体管，包括一个N沟晶体管和一个P沟晶体管，它们通过按照本发明改进的工艺制造，这些图显示了制造过程的按顺序排列的各阶段;图5，6和7是部分其余的图的放大视图。

参照图1-13，首先逐步地说明一种按照本发明制造互补型金属氧化物半导体集成电路器件的工艺。起点是一片轻度P型掺杂的直径约为4至6英寸、厚度约为15至20密耳的半导体品级的单晶硅的硅片。这薄片是在P+衬底上外延P型的外延层。附图仅显示了薄片的极小一部分，大概10微米或12微米宽，它足以说明一个N沟和一个P沟的两个有代表性的晶体管的形成。可以理解的是，几百万还是甚至几万万只这样的晶体管将被同时制成在该薄的硅片上，则取决于被制作器件的功能。

参照图1，在清洗包括衬底部分10的硅片以后，在850-900℃的蒸汽里，一个薄的二氧化硅的覆盖层11热生长到约350埃的厚度。使用低压化学蒸发淀积法使氮化硅覆盖层12淀积在表面上面到约1000埃的厚度，现在，第一块光掩膜板用作在光刻胶上形成有图案的层13，其限定了N区槽，使用光刻胶13作为一种掩膜对氮化物层12蚀刻，然后，光刻胶和氮化物作为一种掩膜，以注入N型杂质到区14，该区即形成区槽。N注入使用在150千电子伏特时剂量约为每平方厘米3×10¹²的磷，在注入以后，除掉光刻胶13，并清洗硅片，硅的氮化物掩膜留在原位。

现在，转向图2，一层二氧化硅15使用氮化物12作为掩膜，在约850至900℃的蒸汽里热生长到约300埃的厚度。在注入区14里的磷进一步扩散进入在氧化层端部前面的硅表面，但未达到其最终深度。在氧化层已生长成以后，通过腐蚀除去氮化物层12，接着使用氧化层15作为掩膜，进行P型注入而形成区16，它将成为N沟晶体管的P区槽，这个注入使用硼作为杂质，在50千电子伏特时剂量约为每平方厘米5.5×10¹²。

下一步是在区槽区里高温处理使之驱动。硅片在一种惰性气氛中加热到1100-1150℃，计几小时，至从注入区14和16产生区槽区17和18，如图3所示。区槽区深约3微米，其底部保持这深度，但在附图中看不到。