[其他]晶体管-晶体管逻辑型门高到低跃变加速电路

说明书

本发明涉及电子电路且更具体地涉及用以提高TTL（晶体管-晶体管逻辑）型门电路的输出跃变（Transition）速度的加速电路。

电子装置常用的许多电路中从一电平向另一电平进行快速跃变是很重要的。TTL门用的这一典型输出电路通常可有低电平输入及高电平输出。如输入呈现高电压则输出电路能很快跃变到低输出电压非常重要。这类输出电路能驱动高电容性负载并还能提供高阻抗三态输出也是很重要的。

以前所发明的TTL门输出电路已经发展有“加速”单元，它在输出跃变期间将额外的加速电流加到输出晶体管。但是，这类以前的加速电路加有加速电流的时间不够长，或其幅度不够高，而且这类以前发明的加速电路通常不能用作高阻抗三态电路。

根据本发明，所发明的输出加速电路实质上消除以前所发明的输出加速电路所带来的问题，或使其变得最小。本加速电路包括一输入晶体管，它随着输入电压的跃变可在高阻抗状态及低阻抗状态之间变化。一输出晶体管与该输入晶体管相耦合，并随着加到输入晶体管的输入电压跃变而改变阻抗状态。在输入及输出晶体管之间进行耦合的电路将附加的电流加到输出晶体管以加速阻抗状态的变化。该电路将附加电流加到输出晶体管直到其两端的输出电压下降到低于输出晶体管的基极-发射极电压的两倍为止。该电路还可被连接以提供高阻抗三态输出。

根据本发明的另一方面，改进的跃变加速电路包括一接收低输入电压或高输入电压的输入。一输入晶体管与该输入相耦合，当该输入有电压跃变时，即变为导通状态。一输出晶体管与输入晶体管相耦合。在输入及输出晶体管之间至少连有一个单向导电单元。一加速晶体管与单向导电单元及输出晶体管的输入相连。输出晶体管随着因输入晶体管及加速晶体管的导通所加的电流而改变阻抗状态。

根据本发明的另一方面，改进的跃变加速电路包括一输入晶体管，其基极连成既能接收低输入电压又能接收高输入电压。输出晶体管的基极耦合到输入晶体管的发射极。输出晶体管的集电极提供输出电压。加速晶体管的发射极连到输入晶体管的集电极，且其集电极则连到输出晶体管的集电极。加到输入晶体管的基极的高输入电压使加速电流从加到晶体管加到输出晶体管的基极，以便使输出晶体管的导通加速，并使输出电压迅速下降。

为了更详细地说明本发明及有关本发明的其他目的与优点，现联系所附说明参考下列附图：

图1    图示用于TTL门的属已知技术的加速电路的电路图;

图2    为本改进的加速电路的最佳实施例的原理电路图;

图3    为图2所示的加速电路的一种变换;

图4    为本发明的加速电路的另一实施例;及

图5    为图4所示的电路的一种变换。

图1为属于已有技术的加速电路的原理图。在输入端[10]的高输入电压或低输入电压经二极管[12]加到肖特基（Schottky）钳位输入晶体管[14]的基极。众所周知，肖特基钳位晶体管包括一连到晶体管的基极及集电极两端的肖特基二极管。输入晶体管[14]的发射极连到肖特基钳位输出晶体管[16]的基极。晶体管[16]的集电极连到输出端[18]以提供TTL电路所要的输出电压。

加速肖特基钳位二极管[20]跨接在输入晶体管[14]与输出晶体管[16]的两集电极上。二极管[20]在接通期间经过晶体管[14]向输出晶体管[16]的基极提供附加的或加速电流，以便使晶体管[16]随着在输入电压端[10]所收到电压的跃变更快地变为导电。

一有效关断的肖特基钳位晶体管[22]可经电阻[24]及[26]连到晶体管[16]的基极。而且，作为典型电路的部件，提供有达林顿（Darlington）对晶体管的配置，其中包括其发射极连到输出端[18]的晶体管[28]及跨接在晶体管[28]的基极及集电极的肖特基钳位晶体管[30]。电阻[32]、[34]、[36]及[38]提供给该电路的晶体管以必需的偏置及电流控制。