[其他]用于晶体管-晶体管逻辑电路型门的可调的加速电路

说明书

本跃变加速电路包括：一输入晶体管接受可变输入电压，一输出晶体管接在输入晶体管上接受接通电流，第一二极管在负极与输入晶体管集电极相连，电阻接在二极管正极和输出端间，加速晶体管发射极与输入晶体管集电极相连以使经输入晶体管向输出晶体管提供加速电流，第二二极管接在加速晶体管基极和第一二极管与电阻的连接点之间。输出端电压降到由电阻值决定的电压电平时，加速电流终止。

本发明涉及到电子线路，特别是涉及到加速电路，其中晶体管-晶体管逻辑电路型门（TTL-type gate，即transistor-trans is tor logic-type gate）的输出跃变是可以作选择性地调整的。

在通常被用于电子装置的许多电路中，从一种电压电平向另一种电压电平的迅速跃变是重要的。例如，输出电路往往被用来将内部逻辑电路的肖特基晶体管逻辑电路（STL，即schottky trans is tor logic）电压电平转变为电路输出引线所需要的TTL电压电平。一种用于TTL门的典型的输出电路通常可以有一个低电压电平的输入和一个高电压电平的输出。如果出现一个高电压电平的输入，输出电路快速跃变到低输出电压是重要的。此种输出电路具有驱动高电容性负载能力也是重要的。

先前所研制的，用于TTL门的输出电路已被改进为带有“加速”（Speed up）部件，该部件在输出跃变期间将额外的加速电流施加到输出晶体管上。但是，此种在先的加速电路没有提供具有足够长的时间和足够高幅度的加速电流。此外，先前所研制的加速电路已具有一个终止加速电流的固定的阈电压。因此，对加速输出电路就提出了要求，即它不仅能提供一个具有足够时间周期的加速电流以便使其能有快速的输出跃变，而且还能使提供切断电流的时间长度具有方便的可变性能。

按照本发明，已研制出一种足以消除先前所研制的输出加速电路中所涉及到的问题或将其减小到最低限度的输出加速电路。本发明的加速电路包括一个用于接受输入电压跃变的输入晶体管，一个耦连在输入晶体管上的并能对输入电压跃变作出响应以改变阻抗状态的输出晶体管，一个连接在输入晶体管上的经过输入晶体管对输出晶体管提供附加驱动电流以便响应输入电压跃变的加速放大部件。该放大部件在输出晶体管的输出处的电压下降到一个预定电压电平之前提供附加的驱动电流。这种线路被用来改变这种预定的电压电平，从而使输出晶体管的阻抗状态的变化改变。

按照本发明的另一种方式是，跃变加速电路包括一个输入晶体管，该晶体管具有一个被连接来接受可变输入电压的基极，一个输出晶体管包括一个连接在输入晶体管的发射极上以接受接通电流。第一二极管在其负极与输入晶体管的集电极相连。电阻连接在二极管的正极。加速晶体管包括一个被连接在输入晶体管集电极上的发射极以便经过输入晶体管向输出晶体管提供加速电流。第二二极管具有一个连接在加速晶体管基极上的正极并包括一个连接在第一二极管和电阻的连接点处的负极。当输出晶体管集电极处的电压下降到由电阻的阻值所决定的电压电平时，加速电流终止。

附图的简要说明：

为了更详细的解释本发明及其进一步的目的和优点，现在借助于相应的说明来参看下列附图：

图1表示供TTL门使用的先有技术中的加速电路的电路图;

图2是本发明中经过改进的加速电路的最佳实施例的电路示意图。

图1是先有技术中的加速电路的示意图。在输入端〔10〕处的高电压或低电压经过二极管〔12〕被施加到输入晶体管〔14〕的基极上。输入晶体管〔14〕的发射极连接到输出晶体管〔16〕的基极上。晶体管〔16〕的集电极连接到输出端〔18〕上以提供一个TTL电路所要的输出电压。

一个加速肖特基（Schot tky）二极管〔20〕连接在输入晶体管〔14〕和输出晶体管〔16〕的集电极之间。在电路接通时，二极管〔20〕经过输入晶体管〔14〕向输出晶体管〔16〕的基极提供附加或加速电流，从而使晶体管〔16〕能对输入电压端〔10〕处所接收到的电压跃变作出响应时更快变为导通。