[其他]抛光法U形槽隔离技术

说明书

本发明是抛光法U形槽隔离技术，属于集成电路中元件间隔离层制造技术的改进。

集成电路中元件间的隔离曾普遍采用P-N结隔离。这种方法的基区与隔离槽之间必须留下很大的间距，使元件的面积不能缩小，集成度难以提高。后来发展的选择氧化等平面隔离技术，采用介质隔离，基区与发射区可以紧靠隔离槽，减小了元件尺寸，提高了集成电路的集成度和开关速度。但选择氧化隔离方法，存在“鸟咀”（birds    beak），且绝缘电压不高，限止了元件尺寸的进一步减小。随着集成电路向高速和超大规模的方向发展以及新工艺手段（例如离子注入和干法腐蚀）的使用，多种取代选择氧化的隔离方法相继出现。例如，1983年8月和9月的日本“电子材料”杂志“特许案内”栏（见日本“电子材料”，1983，№8，pp    106-107及№9    pp    114-115）介绍了关于隔离技术的日本专利共33件。这些专利技术或采用不同手段改进选择氧化方法，或采用V形或U形槽隔离，填充二氧化硅或多晶硅的方法以及选择外延生长方法等。但这些方法由于工艺复杂，在实用化方面都碰到一些困难。在实用上较成功的有U形槽隔离技术。1981年在东京举行的第十三次国际固体器件会议上，Yoichi    Tamaki等人提出了这一技术（见Jap    J.A.P，V21，Supp    21-1，pp    37-40，1982;Jaurnal    of    Elec    Eng，V19    №188，pp    36-39，1982）。这一技术是采用反应离子刻蚀刻出的隔离槽，用二氧化硅或多晶硅填槽，最后用反应离子刻蚀削平表面。该技术采用反应离子刻槽，隔离槽尺寸可小于2μm，由于没有横向腐蚀，隔离槽可以做得陡，而且穿过外延层和隐埋层，直达衬底，因而隔离性能好，击穿电压高。整个隔离工艺都在小于1000℃下完成，埋层向上扩散小，减少了一次光刻。另外，采用介质隔离，隔离结电容小。但是，该技术用反应离子刻蚀削平表面，工艺要求高，磨削速度和表面平整度较难控制，而表面平整在集成电路制造工艺中极为重要。且反应离子刻蚀设备复杂，生产成本较高。

本发明的目的是在U形槽隔离技术中，用机械或化学机械抛光方法取代反应离子刻蚀方法来削平表面。机械或化学机械抛光方法磨削表面，抛光过程容易控制，成本低，适合大规模生产。

在同样的抛光条件下，多晶硅的抛光速率比二氧化硅或氮化硅快五十倍以上。本发明是基于这一原理而设计的。本发明的工艺过程是：

1.在集成电路隔离工艺中，首先光刻，腐蚀隔离槽。隔离槽腐蚀深度应穿过外延层和隐埋层，直达衬底。

2.在隔离槽和表面用化学气相沉积（CVD）或低压化学气相沉积（LPCVD）方法生长厚度为0.2-1.2μm的二氧化硅或氮化硅。也可以生长二氧化硅和氮化硅膜系。

3.用CVD或LPCVD方法生长多晶硅填充隔离槽。

4.用机械或化学机械抛光方法抛光表面。抛光条件视抛光微粉或抛光液不同而改变。如采用获1984年国家发明三等奖的B型（四甲基氢氧化铵）抛光液，则PH值为8-10，抛光压力为1-2.5公斤/cm²，对多晶硅抛光速率为0.1-2μm/分。用其它硅片常用抛光工艺也可得到满意的结果。

本发明的特征在于用机械或化学机械抛光多晶硅填充隔离槽后的硅片表面。在抛光时，首先抛去表面的多晶硅，当露出二氧化硅或氮化硅后，抛光速率明显减慢，而残留的多晶硅则很快被抛光去除，从而使抛光过程便于控制，表面平整度易于保证。

本发明的U形槽隔离技术，使用反应离子刻蚀法垂直加工刻出隔离槽及抛光方法削平表面，不必在反应离子刻蚀开深槽之前先用腐蚀液形成锥形，然后再刻深槽（见Jap J.A.P，V21，Supp 21-1，pp37-40，1982;Jaurnd of Elec Eny，V19 №188，pp36-39，1982）因而很容易制造小于2μm的隔离槽，抛光后表面不平整度小于2700，最佳可不超过500。本发明由于采用抛光方法，工艺简单，便于控制，成本低廉，适合大规模生产，特别适用于我国现有生产条件。可广泛应用于大规模集成电路生产工艺中，用于CMOS电路还可避免可控硅效应。