[其他]彩色信号阶跃增陡电路

权利要求书

1、彩色电视接收机中的彩色信号阶跃增陡电路，其中包括一个斜率检测器，当信号超过某一预定的幅度阈值时，此斜率检测器输出一个切换信号，使两个色差信道在某系统上升期间分别输出一个替代信号，其特征在于：

它用于一种这样的数字彩色电视接收机，这种彩色电视接收机包括一个用于中频级输出信号的模数转换器、一个用来产生两个数字色差信号(yr、yb)的数字解调器和一个用来产生四倍彩色副载波频率的时钟信号(f)的时钟振荡器，以使：

＊＊两色差信号(yr、yb)分别通过第一分路(z1)和第二分路(z2)，这两个分路设计得完全相同，每个分路都由下列电路组成：

＊一个数字斜率检测器(fs1、fs2)，除了向它输入上述幅度阈值以外，还输入一个时间阈值，

＊＊一个用来产生等于斜率检测器(fs1、fs2)时延的延迟部件(v1、v2)，其输入信号就是数字色差信号(yr、yb)，

＊＊至少一个存储器(s1、s2)，其输入端与延迟部件(v1、v2)的输出端相连，

＊＊一个开关(us1、us2)，其第一、二输入端分别与延迟部件(v1、v2)和存储器(s1、s2)的输出端相连，

＊＊一个输出寄存器(r1、r2)，其输入端与开关(us1、us2)的输出端相连，

＊第一和第二斜率检测器(fs1、fs2)的输出信号经过“或”门(og)送到程序控制器(ab)的第一输入端，时钟信号(f)送到其第二输入端，数字信号(hz)送到其第三输入端，以使其保持时间分别等于各色差信道的系统上升时间，

＊程序控制器(ab)以下列方式控制上述的存储器、开关和输出寄存器：

＊＊将保持时间的中值处出现的色差信号值(yr1、yb1)读入存储器，

＊＊在对应于增陡前沿中值处通过开关将这些存储器的存储内容读入输出寄存器，

＊＊除了在增陡前沿的中值以外的全部时间，输出寄存器的输入端都与延迟部件的输出端相连。

2、如权利要求1提到的电路，其特征在于每个斜率检测器（fs1、fs2）都按以下方式构成：

＊色差信号（yr、yb）依次输入到串联组合电路，先到第一数字微分电路d1，在到数字绝对值级（bb），再到第一数字比较器（k1）的“被减数”输入端（m），此比较器的“减数”输入端（s）输入的数字信号相当于幅度阈值的数字信号（ta）;

＊对时钟信号（s）的脉冲计数用的第一计数器（c1）的“许可”输入端（en）和第二数字微分电路（d2）的一个输入端都连接到第一比较器（k1）的“被减数大于减数”输出端（ms），而上述第一计数器（c1）的计数输出端连到第五存储器（s5）的输入端，此存储器（s5）的输出端连到第二数字比较器（k2）的“被减数”输入端（m），此比较器（k2）的“减数”输入端（s）的数据信号相当于时间阈值的数字信号（tt）;

＊第一计数器（c1）的复位输入端（re）、第五存储器（s5）的“许可”输入端（en）和第一“与”门（u1）的第一输入端都连接到第二微分电路（d2）的输出端;

＊第二比较器（k2）的“减数大于被减数”输出端（sm）连到第一“与”门（u1）的第二输入端，此“与”门（u1）的输出端连到“或”门的一个输入端。

3、如权利要求1或2提到的电路，其特征在于具有下列特点：

＊这里提出第一、二、三、四存储器（s1、s2、s3、s4），其中第一、三存储器（s1、s3）的输入端连到第一延迟部件（v1）的输出端，第二、四存储器（s2、s4）的输入端连到第二延迟部件（v）的输出端;

＊开关（us1、us2）是三输入端的第一和第二多位开关（us1′、us2′），第一输入端分别连到第一和第二延迟部件（v1、v2）的输出端，第二输入端分别连到第一和第二存储器（s1、s2）的输出端，第三输出端分别连到第三和第四存储器（s3、s4）的输出端;

＊“或”门（og）的输出端连到计数时钟信号（f）脉冲的计数器（c2）的“起动”输入端，此计数器（c2）的数由解码器（dc）解码，此解码器有数字信号（hz）输入，控制上述两个多位开关（us1′、us2′）、四个存储器（s1、s2、s3、s4）的“许可”输入端（en）和第二“与”门（u2）的第一输入端以使：

＊＊在保持时间的第一个1/3终了时出现的R-Y和B-Y色差信号（yr1′、yb1′）分别被写入第一和第二存储器（s1、s2），在保持时间的第二个1/3终了时出现的R-Y和B-Y色差信号（yr2、yb2）分别被写入第三和第四存储器（s3、s4），

＊＊在增陡前沿的第一个1/3终了时，将第一和第三存储器（s1、s3）的内容通过第一多位开关（us1′）写入一个输出寄存器（r1），在增陡前沿的第二个1/3终了时，将第二和第四存储器（s2、s4）的内容通过第二多位开关（us2′）写入另一个输出寄存器（r2），

＊＊除了在增陡前沿的第一个1/3和第二个1/3终了时以外的全部时间，这两个输出寄存器（r1、r2）的输入端分别与第一和第二延迟部件（v1、v2）的输出端相连;

＊时钟信号（f）加到第二“与”门（u2）的第二输入端，其输出端连至上述两个输出寄存器（r1、r2）的“许可”输入端（en）。