[其他]固定系数串行乘法及其数字电路

权利要求书

1、固定系数串行乘法的一种方法，其特征在于，把第一个数字编码字的各位、即被乘数顺序地加到全加器的一个输入端，产生一个顺序位输出信号，把这个输出信号逐位延时周期间隔的整数倍，倒相，加到全加器的另一输入端，这样，在全加器的输出端产生第二个数字编码字，即乘积项。

2、根据权利要求1的一种方法，其中，首先处理被乘数，以便决定一个依赖于被乘数校正项的值，按此决定，把被乘数校正并加到全加器上，以便在加法器的输出端产生整数字乘积。

3、根据权利要求2的一种方法，其中，被乘数和校正项加到加法器分开的各输入端，以便同时执行被乘数的校正和系数的乘法。

4、根据权利要求3的一种方法，其中，利用全加器和反馈网络来产生校正项。

5、根据权利要求4的一种方法，其中，利用共用的全加器和反馈网络产生校正项，同时还执行被乘数校正和系数乘法。

6、完成固定系数串行乘法的一种方法，其特征在于参照附图特别加以描述的上文。

7、完成固定系数串行乘法的一种数字电路，其特征在于所述电路包括：一个全加器;连接到加法器输出端及其一个输入端之间的延时和倒相反馈网络;连接到加法器和网络的第一控制装置，它用来控制所述加法器和网络的串行运算。

8、根据权利要求7的一种电路，其特征在于，全加器包括进位位锁存器;反馈电路至少包括一个延时位存储单元，对被乘数敏感的控制装置，它与锁存器和所述存储单元相结合，用于调整各部件来校正被乘数。

9、除三数字电路，其特征在于包括：一个包括进位位锁存器的全加器;连接到加法器输出端及其第一输入端之间的反馈电路，所述反馈电路包括单位间隔延时存储单元和倒相器;连接到加法器第二输入端的被乘数转发器;插在转发器和加法器之间的异或门;用于控制转发器、门、锁存器和存储单元的控制逻辑装置。

10、根据权利要求9的一种电路，其中，被乘数转发器包括移位寄存器，其输出被用为输入，以便重新装入。

11、根据权利要求10的一种电路，其中包括插在寄存器和异或门之间的舍入校正辅助电路。

12、构成、适应和用于在实质上完成其特征为有关上文所述（以及附图2、3或附图2、3、4所示）内容的一种电路。

13、一种二进制到三进制的变换器，其特征在于包括：具有延时负反馈的全加器的第一除三串行乘法器，它用于产生余数项;第二除三串行乘法器，用于产生逐次乘法运算用的整数乘积项;对余数取样的编码辅助电路;存储被乘数的移位寄存器;用于控制寄存器和两个乘法器的控制逻辑单元。

14、构成、适应和用于在实质上完成其特征为有关上文所述（以及附图5、6所示）内容的一种二进制到三进制变换器。