[其他]具有内部单元控制和处理的阵列结构

说明书

本发明涉及一种针对例如包含在单元阵列处理机中的相似处理机的矩形阵列的过程控制，特别是涉及对包含在单指令多数据处理机中的处理机的阵列及对这些处理机的控制。

单元阵列处理机已为人们所熟悉，其为比较简单的、每个处理机单元仅与其最接近的相邻单元相连结的处理机阵列。许多企业提供这种设备并且这种设备市场上也买得到。一台常规处理机以顺序方式一次处理一个数据项时，而一台单元阵列处理机在一单指令流的控制下却能在同一时刻处理许多数据目标。

使用这种处理机时，数据目标必须是同种类型的以适用于任何单独指令，这样将相同顺序指令流应用到对这些数据目标同时进行运算才很有意义。这种类别的处理机称为单指令多数据处理机（SIMD）。单元阵列处理机可包括一个单元矩形阵列，排列在具有M行和N列的矩阵中。

这些单元计算机同时执行同样的指令，每个单元计算机能对其自己的数据运算。如上所述的单元能在所有四个方向上与它们的相邻单元进行通讯也与外部数据输入和输出寄存器作远距离通讯联系。

有效的使用是，一组计算机设备在其可能时，同时对不同数据项进行同样的数学或逻辑操作。

本发明的目的是控制这种处理单元的矩形阵列的处理过程。如同在一单指令多数据中的或在单指令多数据结构中的这种处理机阵列一样，要求其具有一种技术能使其中某些处理机执行一个给定指令，而另一些处理机不执行该指令，特别是对那些不执行指令的处理机，只需使他们闲置就足够了。在被闲置时他们不改变自己的状态。例如，假设某一处理机在同一时刻运算一个可包含16个分量的数据矢量，如果我们希望实现对绝对值运算、则对于那些负值，处理机须对该数据求补。对那些正值，会被留下。所以需要提供一种装置，使其中某些处理机执行指令，就上例而言，是取二进制补码，而另一些处理机则被闲置。

正如将要说明的，本发明的一个主要目的是提供若干方法，使一个借助其处理机可执行或不执行指令的装置结合到处理机阵列中去，并且可有效地判断测试条件的复杂序列。与已有技术相比，已有技术这种处理控制是在阵列外部，或仅对每个单元提供一个控制位。通过将控制器结合到阵列内并且提供多重位，改进了性能，因为整个阵列的联系被减至最小，并可处理多重测试条件，从而阵列可在任意确定的部分阵列工作。本发明的这个特性随着给出一些先有技术处理机所强加的限制和一些这种先有技术处理机使用的技术，将在说明书中作更加细致地描述来确定哪个单元对一给定的数学或逻辑运算是有效的。

一种处理机阵列包括排列在有M列N行矩阵中的多重处理机单元，所述处理单元各自在横向和垂向与相邻单元联结以形成所述阵列，所述阵列与向所述阵列提供指令的控制器联在一起并与储存数据和指令的程序存储器相联系，所述控制器进一步与一地址发生器联在一起接进与所述阵列中的单元相联接的存储器，同时设备的改进使所述阵列中的每个单元根据通过所述单元接受的数据和指令显现出操作状态或闲置状态，包括具有多重的从所述控制器接收数据的输入和输出的数学逻辑装置，逻辑装置包括一个控制寄存器，该控制寄存器与所述输出联接并用来接收来自所述显示所述操作条件的给定位状态的控制器的预定指令，这就是说，如果给定位状态不被检测，所述单元是被闲置着，包括在所述逻辑装置中的装置，能有效地用来测定显示关于所述单元的所述运行状态的上述给定位状态。

图1为已有技术典型的常规并行处理机的简单框图;

图2是一张表，描述了多重处理机完成特定操作所必须满足的一系列条件;

图3系根据本发明的阵列处理机的简单框图;

图4是一详细框图，示出了根据本发明的阵列处理机单元;

图5描述了根据本发明的用于4-行机的一系列垂向表征码;

图6描述了根据本发明的用于4-列机的一系列横向表征码;

图7描述了如图5、6所描述的4×4机的表征码存储器变换;

图8描述了一个阵列子集的例子;

图9描述了非正交处理机子集。

在详细说明本发明的特征之前，相信为了指出问题的一般特性描述一下已有技术的并行处理机将是有益的。

已有许多优秀的文章是关于多种形式的并行处理机的，例如，见1985年6月出版的《IEEE    Computer》（《美国电气和电子工程师学会计算机》），其给出了关于并行机的极好分析。此外，1985年7月出版的《High    Technology》（《高级技术》），从企业的角度评论了并行处理机。