[其他]半导体集成电路/系统

权利要求书

1、一种可组态半导体集成电路的成品，包括一个分别在分离位置(10S)上，形成两种具有多个逻辑电路(10)的区域(300)，和一个在逻辑电路输入和输出之间的限制信号转换系统(14)，它提供在其导通状态时的每个可选择的直接连接通路(14A、B、C、F)，这些扩展的通路，对每个所述的逻辑电路(10R)来说，其输出传送到另外的所述逻辑电路的第一组(FS)的输入，而其输入又来自另外的所述逻辑电路的第二组(SS)的输出，所有的组(对于所有的逻辑电路)中的每一个都是独立的。

2、如权利要求1所述的集成电路，其中，分离位置（10S）在区域（300）上分布，且为在位置（10S）之间，跨越区域（300）的直接通路（14A、B、C、F）留有空间。

3、如权利要求1所述的集成电路，其中分离位置（10S）按照表示在该区域内的密度基本均匀的位置的图形，分布在所述的区域（300）上，且在位置（10S）之间跨越着直接连接通路（14A、B、C、F）。

4、如上述的任何权利要求所述的集成电路，其中，对于每个所述的逻辑电路（10R），第一组和第二组（FS和SS）至少包括一个所述的共同的逻辑电路（FS+SS）。

5、如上述的任一权利要求所述的集成电路，其中，对于每个所述的逻辑电路（10R），第一组和第二组中至少包含一个所述的非共同的逻辑电路（仅仅FS或SS）。

6、如上述的任一权利要求所述的集成电路，其中，为了用于多个逻辑电路（10），一些逻辑电路的某些输入（14）和输出（12）具有可选择的，扩展到输入/输出装置（310）的连接通路，对所述的逻辑电路（10R）的至少剩余的每一组，至少包括三个另外的所述的逻辑电路。

7、如权利要求6所述的集成电路，其中，该组（FS或SS）的每一个包括低于所述多个逻辑电路的总数量的5%的逻辑电路。

8、如权利要求6或7所述的集成电路，其中，至少对所述的逻辑电路（10R）剩余的每一个而言，第一组和第二组包括两个所述的共同的逻辑电路（FS+SS）。

9、如权利要求6、7或8所述的集成电路，其中至少对所述的逻辑电路的一些剩余而言，第一组和第二组（FS，SS）的每一个包括非共同的两个门（FS或SS）。

10、如权利要求5或9所述的集成电路，其中，考虑所述的逻辑电路按行和列排列，所述的非共同的逻辑电路（FS或SS）是按照所涉及的逻辑电路的情况，处于相同的行里，在同一行里紧邻着的每一个逻辑电路处于不同的第一和第二组里。

11、如权利要求10所述的集成电路，其中，所述的另外的非共同的逻辑电路包括在同一行里（14F）所述的第三个逻辑电路。

12、如权利要求4所述的集成电路，其中，考虑所述的逻辑电路按行和列排列，每一个所述的共同的逻辑电路（FS+SS）是在同一列所涉及的第三个逻辑电路。

13、如权利要求12所述的集成电路，其中，至少在列中紧邻的一些所述的逻辑电路是在其所述的位置上，对其输出存取的意义而言，是反向地构成（图1、2图7）。

14、如权利要求13所述的集成电路，其中，反向构成的逻辑电路在每一列中交替地排列，而在每一行中全部是相同形式构成的逻辑电路（图1，2，图7）。

15、如上述的任一权利要求所述的集成电路，其中，到逻辑电路的另外的输入连接通路（52R  14D、E），按与所述直接通路类似的方法，每一通路都是可选择的。

16、如上述的任一权利要求所述的集成电路，其中，到逻辑电路的另外的输出连接通路（52G、H），按与所述的直接连接通路（14A、B、C、F）类似的方法，每条通路都是可选择的。

17、如权利要求16所述的集成电路，其中，所述的另外的输出连接通路（52G、H），自首次提及的逻辑电路的输出（12）分路。