[其他]半导体集成电路/系统

说明书

本发明涉及一种含有可组态逻辑电路阵列的半导体电子集成电路（芯片）以及使用这种电路的系统。

目前，可以获得两种这样的电路。一种是所谓的分离逻辑阵列（ULA），在这种电路中，芯片首先使用分离逻辑门，即在该芯片上每一个逻辑门都被分离在它自己的位置上，而用于特殊目的的相互连接借助于后来镀上的规定组态的金属化镀层来实现。通常，门的位置大致均匀地分布在芯片的可使用区域上或至少分布在这种区域的中心部分。一般ULA是由500-5000个有效的门组成。并且当进行工艺开发时，无疑将增加门的容量。一般来说，为了用于特殊目的在相互连接去组态的一个ULA以后，大约有60%-80%的有效门将被利用。这一点具有电子电路/系统设计的性质，即相互连接门的各个局部结构去执行特殊的功能，同时进一步相互连接以满足所有电路/系统的需要，并舍去某些无用的门。设计用于这种定制的金属化镀层的膜是费时间的并且是昂贵的。而且它尤其不能允许产生每当由于设计缺陷而使试制样品不正常工作时就需要重新制膜的错误。

另外一种是所谓的可程编门阵列（PGA）。在这种阵列中，芯片是用逻辑门形成的。这些逻辑门即使不是以所有可以想见得到的方式，也是以大多数可以想见得到的方式使每一个逻辑门各自和其它的全部或者大部分相连接。成品的PGA是通过熔断一些不需要的相互连接来组态的。通常，门是在芯片可使用区域的边缘或者是在专用于PGA门目的的那部分成形的，而这种区域的更中心部分被在交接点或连接元件处可熔断的相互连接的栅格所占据。不会令人意外，门的容量比起ULA的门的容量要低得多，按照在有效的逻辑功能中所包含的来讲，通常有效的为大约50个或更少的门。就把复杂的电子电路/系统置入集成电路形式而论，PGA的容量和ULA相比较要受到相应的限制。然而，PGA对于电路设计者来讲，确实具有非常重要的优点。当无论在什么时候发生错误或者遇到故障而需要重新设计时，电路设计者仅需要采用另一块芯片并重新开始设计即可。

除了保留易于设计者使用、并免除花费在掩膜制造的成本这些相对于ULA来说PGA所具有的特性以外，並且使可组态集成电路具有比这种PGA更大的门容量（即使没有达到ULA门的容量，至少说是达到了一个较大的数量级）显然具有极大的优点和实际的效益。本发明首先把注意力集中于这一点，有利于提供这样一种半导体集成电路。

本发明所具有的各个目标的产生都和本文所述的相关技术有关。并且对于提供成品和在组态以前的所有相互连接的可能性来讲，本发明的一个目标可以看成是从对PGA有关的迄今为止所通用的实践方案进行分析引出的。

根据本发明的这个目标，一个成品的可组态半导体集成电路（芯片）已经在其中离散的位置上构成了多个逻辑电路和在所述的逻辑电路输入和输出之间形成了一个受限制的信号传输系统。这些所述的逻辑电路能够在这些电路中的每一个和这些电路中其它仅少数几个之间构成直接连接通路，就其传导状态而论，这些连接通路是可以进行选择的。与所述逻辑电路的更进一步的间接连接可以通过一个或多个其它别的逻辑电路来实现。

对于每一个逻辑电路来讲，适当地可选择连接通路从它的输出延续到第一组其它逻辑电路的输入端，并从第二组其它逻辑电路的输出端延续到它的输入端。所有这些组（对于所有的逻辑电路来讲），每一个都是唯一的。通常，和特殊逻辑电路有关的第一和第二组中至少含有一个共同的所述其它逻辑电路，并且更通常的是至少含有各不相同的一个其它的逻辑电路。一般说来，每一组通常都占有逻辑电路总数很小的比例，少于5%。在很多实施例中，在一个组以内，逻辑电路的数量都设想成10或更少。方便起见，在一个组以内，其数量可以少到5，除了在一个阵列的边缘至少是3以外。

在这里所使用的术语“成品”意味着处于某种状态的芯片（或是它的某一部分），在这种状态下，芯片已经被制造并且还未进行任何实现组态的操作。在这里所使用的与连接通路有关的术语“可选择的”包括有下述的意思，即：就这个通路是否导通以用于传输电子信号而论，这个通路的状态通过相对于它的成品状态施加适当的选择信号或者是信号状态来加以确定。在这里所使用的术语“逻辑电路”并设有企图使其被限制在实施例中所使用的简单功能逻辑门（诸如与非门）内，事实上，它能包括任何逻辑电路。具有其中相互连接装置的这些逻辑电路的使用被表明是做得到的。