[其他]高清晰阳极化的内层界面

说明书

本发明是有关生成半导体结构的方法，尤其是有关制备改进的隔离的半导体区域的方法，该方法能够制备改进的半导体器件。

半导体工业继续向着朝改进的双极性集成电路，包括双极型晶体管、MQS器件、或者二者皆有的方向发展。例如有人提议横向双极型器件比传统的垂直方向的结构具有一定的优点，并试图制造这种器件。为此，研究的一个领域是利用隔离技术，例如氧注入技术，希望改进得到的双极型晶体管结构的质量。然而，以前应用于MOS电路的隔离技术，在制备双极型器件时有其固有的局限性。这种隔离技术中的一个局限是在沿半导体和隔离层之间的界面固有形成的缺陷。这些缺陷阻碍了近距离的横向结的形成，因此阻碍了制备高增益器件。

其它隔离技术的局限性包括自然的或固有的上扩散或者杂质自掺杂到半导体材料之中，这通常发生在接近隔离界面处。在现有隔离技术中，产生杂质的固有的或自然的横向扩散也是一个问题，它导致了制得器件的漏电增大和总的等级的降低。

由上可知，对于半导体结构的制造方法提出了要求，即利用这种制造方法制备高增益的横向双极型器件，与之相关的要求和为改进隔离技术所提出的是在半导体材料和隔离内层之间提供一种低缺陷的和高精确限定的面。

本发明提供了一种生成隔离半导体区域或岛的方法，该区域或岛与现有技术相比，在半导体区域和与之相邻的隔离区域之间具有更陡的渡越区。由于这种陡的渡越区和减少了边界缺陷，就能生成近距离的双极型晶体管结，制备高增益的双极型器件。在MOS器件制造方面，可以实现改进的器件隔离，减小寄生晶体管效应，包括锁上（Latch    up）;提高器件的辐射硬度，减少“单一事件失常”（Single    event    upsets）;减少源-基片的电容，提高器件的开关速度。

根据本发明的主要的一方面，用高浓度掺杂的可阳极氧化的N+半导体材料层淀积在半导体基片上。在外延层顶表面上的任何界面或自然氧化物被去除以防止生成鸟嘴状或啄形结构（Birds    beak    or    birds    head），氧化硅层形成在外延层上，根据图形掩模限定的区域，在其上将顺序蚀刻出深的沟道。然后，深的沟道通过分层结构蚀刻到半导体基片，在低温条件下，在沟道的侧壁上生成长出一层薄的氧化物层。然后，基片结构被旋转在阳极氧化处理的溶液中清洗沟道，溶液中接通电流以阳极氧化处理重掺杂的N+层，从而把该层变成单一的、均匀多孔的硅内层，接着，该结构受到快速的、低温氧化处理以把该内层变成隔离氧化物半导体层，低温氧化作用导致了在外延层和隔离内层之间非常陡的界面。

沟道用隔离氧化物填充，并经平面化处理得到所需的表面形状，因此，外延半导体材料的隔离岛区在隔离内层之间有很陡的限定界面。因为只用低温处理，外延层材料由于上扩散或自掺杂相对保持互不影响，且界面缺陷减少到最小。附图说明：

本发明的其它特征将通过结合附图对制造工艺和产生的结构的描述更为明显，其中：

图1是现有技术半导体的截面图，作为一种例子，其结构是一横向npn双极型晶体管。

图2是图1所示的现有技术双极型半导体结构的放大剖视图说明在外延硅层和氧化物层的界面上的边界缺陷。

图3是比较根据现有技术（虚线）方法制成的其外延硅和氧化物界面掺杂浓度分布的图形和根据本发明（实线）方法的结构。

图4是根据本发明在半导体基片上形成各层的截面图;

图5是开槽的半导体结构的截面图;

图6是受到阳极氧化溶液处理的开槽半导体结构的截面图;

图7是在氧化处理后半导体阳极氧化结构截面图;

图8是说明抗蚀平面化处理的半导体结构的截面图;

图9是说明部分平面化表面的半导体结构的截面图。

图10说明根据本发明而生成的隔离的外延槽的半导体结构的截面图。最佳实施例的详细说明