[其他]垂直倒相器电路

说明书

本申请是申请号为U.S.780，500，申请日为1985年9月25日的申请的继续申请。

本发明所属领域为集成电路制造工艺。更具体地说，本发明涉及互补金属氧化物半导体（CMOS）的设计。

目前的集成电路制造工艺，元件是沿面半导体衬底的表面水平地制作在半导体衬底上，这样的制造工艺要进一步减少器件尺寸就会遇到不可克服的困难。光刻技术受到边缘效应的限制，即使紫外光也不例外。相互之间距离极小的水平场效应晶体管很容易闩锁。因而，本发明的一个目的就是提供一种工艺以克服这些问题。

由于单个场效应晶体管的一个现有的解决方案是使用垂直结构，有关例子可见张（Chang）等人的论文，标题是“深沟道绝缘垂直场效应晶体管随机存取存储器”，刊于“IBM公司技术发明”（IBM    Technical    Disclosuve），Vo    l.22，NO.8B，1984年1月的一期上以及正在办理的申请号为U.S.679，663，申请日为1984年11月7日的相关待批专利申请。这里把它们列出供参考。然而，用于制造垂直晶体管的现有技术仅仅适用于经选择的单一导电类型的单个晶体管。因此，将现有垂直晶体管制造工艺用于低功耗和小尺寸的逻辑单元布线的CMOS的话，即使不是不可能，也将是困难重重。

本发明的一个实施例中，包含一个垂直倒相器。在一块N型衬底表面上形成一层P型材料，然后再依形成一N层，一P层，一N层，一P层（当然，在制造过程中，可以使用不同的掺杂物质，但这也落在本发明的范围内）。然后，沿着以上述方式形成的叠层的一侧，蚀刻出一条沟道，并且在P层和N层的中间形成一个接线端。接着，再在一个栅极绝缘体和一个栅极形成的地方构成另一条沟道。此栅极用作以上述方法作成的N型沟道和P型沟道晶体管的栅极。本发明的另一个实施例是一种电路，它使用在上述垂直倒相器中存在的内部连接点来提供一个逻辑或非门。

图1A至1G是简略的侧视图，描述了为制作本发明的最初申请（原申请）中的一个实施例所必需的步骤;

图2是一个平面图，描述了如图1A至1G中所示的实施例，在一个倒相器链中邻近的倒相器连接在一起：

图3A至3B是本发明实施例中的或非门电路简图;

图4是如图3A所示电路的平面图;

图5A和5B是本发明的另一实施例的与非门简图。

图1A是为实现发明的最初本发明（原始发明）中的一个实施例所必需的步骤的简略侧视图。外延层（2）至（6）是使用诸如分子束外延生长工艺而制作在衬底（1）的表面上的。使用这种工艺，在N和P型掺杂材料之间可以制成突变的过渡。例如，使用现有技术，P型层（2）的厚度近似可为2000到5000埃，N层（3）的厚度可为1000到2000埃，P层（4）的厚度可为1000到2000埃，N层（5）可为2000到5000埃，P层（6）的厚度近似可为1000到2000埃。当然，比这些层薄一点或厚一点还是属于本发明的范围。这些层的厚度决定了晶体管的沟道的长度。在本实施例中，N沟道晶体管的沟道长度是由层（2）的厚度决定的，而实施例中的P沟道晶体管的沟道长度则是由层（5）的厚度决定的。掩蔽层（7）是由合适的掩蔽材料构成的，并且通过使用人所共知的光刻工艺在P层（6）的表面上制成图形。在制备如图1B中所示的沟槽（8）的蚀刻步骤中，要使用掩蔽层（7）。

沟槽（8）的制备是基于两个目的。主要目的是为了在本详细说明中接下来将要述及的垂直倒相器之间建立一个内部互连层。其次，是为了使按本详细说明中所述方法制备的垂直倒相器之互相绝缘。绝缘区（20）（如平面图2中所示）将被掩蔽起来从而在沟槽（8）中提供一个整个地充满了二氧化硅的区域。如图1C中所示，使用诸如化学汽相淀积方法将二氧化硅层（9）形成在如图1B所示的结构的表面上。再深（内）蚀刻二氧化硅层（9）从而产生二氧化硅绝缘区（20）（图2），该绝缘区（20）填在沟槽（8）中，特定的垂直倒相器需要彼此电绝缘的区域。在集成电路的其他区域中，二氧化硅层（9）将被深（内）蚀刻以提供如图1D中所示的二氧化硅插塞（10）。类似的填充和深（内）蚀刻工艺被使用于制备钨层（11）和二氧化硅层（12）。层（11）用钨只是举一个例子，其他导电材料均可取代层（11）中的钨。钨的替代材料要能够有适应沉淀的能力。这种性能有助于避免沉淀材料和在其沉淀的表面之间有空隙存在，而这正是在用淀积法淀积入沟槽时的一个典型的问题。然后，去掉掩蔽层（7），并在如图1D所示的结构的表面上形成掩蔽层（13）。